ATPG (аббревиатура от автоматического создания тестовых таблиц и автоматического генератора тестовых таблиц ) — это метод или технология автоматизации электронного проектирования, используемая для поиска входной (или тестовой) последовательности, которая при применении к цифровой схеме позволяет автоматическому испытательному оборудованию различать правильное поведение схемы и неправильное поведение схемы, вызванное дефектами. Сгенерированные шаблоны используются для тестирования полупроводниковых устройств после изготовления или для помощи в определении причины отказа ( анализ отказов [1] ). Эффективность ATPG измеряется количеством смоделированных дефектов или моделей неисправностей , которые можно обнаружить, и количеством сгенерированных шаблонов. Эти метрики обычно указывают на качество тестирования (выше при большем количестве обнаруженных ошибок) и время приложения теста (выше при большем количестве шаблонов). Эффективность ATPG — еще один важный фактор, на который влияет рассматриваемая модель неисправности, тип тестируемой схемы ( полное сканирование , синхронная последовательная или асинхронная последовательная), уровень абстракции, используемый для представления тестируемой схемы (вентиль, регистровая схема). передача, переключение) и требуемое качество испытаний .
Дефект – это ошибка, допущенная в устройстве в процессе производства. Модель неисправности — это математическое описание того, как дефект изменяет поведение конструкции. Логические значения, наблюдаемые на основных выходах устройства при применении тестовой таблицы к некоторому тестируемому устройству (DUT), называются выходными данными этой тестовой таблицы. Выходные данные тестового шаблона при тестировании безотказного устройства, которое работает точно так, как задумано, называются ожидаемыми выходными данными этого тестового шаблона. Говорят, что неисправность обнаружена с помощью тестовой таблицы, если выходные данные этой тестовой таблицы при тестировании устройства, имеющего только одну неисправность, отличаются от ожидаемых выходных данных. Процесс ATPG для целевой неисправности состоит из двух фаз: активация неисправности и распространение неисправности . Активация разлома устанавливает значение сигнала на участке модели разлома, противоположное значению, создаваемому моделью разлома. Распространение неисправности перемещает результирующее значение сигнала или эффект неисправности вперед, повышая чувствительность пути от места неисправности к первичному выходу.
ATPG может не найти тест на конкретную неисправность как минимум в двух случаях. Во-первых, неисправность может быть по своей природе необнаружимой, так что не существует шаблонов, которые могли бы обнаружить эту конкретную неисправность. Классическим примером этого является резервированная схема, спроектированная таким образом, что ни одна неисправность не приводит к изменению выходного сигнала. В такой схеме любая отдельная неисправность будет по своей сути необнаружимой.
Во-вторых, возможно, что шаблон обнаружения существует, но алгоритм не может его найти. Поскольку задача ATPG является NP-полной (путем сокращения от проблемы логической выполнимости ), будут случаи, когда шаблоны существуют, но ATPG сдается, поскольку их поиск займет слишком много времени ( конечно, при условии, что P≠NP ).
Эквивалентные неисправности приводят к одинаковому ошибочному поведению для всех входных шаблонов. Любая отдельная ошибка из множества эквивалентных неисправностей может представлять собой всю совокупность. В этом случае для цепи с n сигнальными линиями требуется гораздо меньше, чем k×n проверок на наличие неисправностей. Удаление эквивалентных неисправностей из всего набора неисправностей называется схлопыванием неисправностей.
В последние несколько десятилетий наиболее популярной моделью разлома, используемой на практике, является модель одиночного застрявшего разлома . В этой модели предполагается, что одна из сигнальных линий в схеме застряла на фиксированном логическом значении, независимо от того, какие входы подаются на схему. Следовательно, если схема имеет n сигнальных линий, в схеме потенциально определено 2n застрявших неисправностей, некоторые из которых можно рассматривать как эквивалентные другим. Модель застрявшего сбоя является моделью логического сбоя, поскольку с определением сбоя не связана никакая информация о задержке. Ее также называют моделью постоянных неисправностей, поскольку предполагается, что эффект неисправности является постоянным, в отличие от прерывистых неисправностей, которые возникают (по-видимому) случайно, и временных неисправностей, которые возникают спорадически, возможно, в зависимости от условий эксплуатации (например, температуры, напряжения источника питания). или на значениях данных (состояния высокого или низкого напряжения) на окружающих сигнальных линиях. Модель одиночного застрявшего отказа является структурной , поскольку она определяется на основе структурной модели схемы на уровне вентиля.
Набор шаблонов со 100% покрытием постоянных неисправностей состоит из тестов для обнаружения всех возможных постоянных неисправностей в цепи. 100% покрытие постоянных неисправностей не обязательно гарантирует высокое качество, поскольку часто возникают неисправности многих других типов (например, перемычки, размыкания, задержки).
Эта модель используется для описания неисправностей логических элементов КМОП. На уровне транзистора транзистор может застрять в коротком или открытом положении. При коротком замыкании транзистор ведет себя так, как он всегда проводит (или залипает), а в залипшем состоянии транзистор никогда не проводит ток (или залипает). Stuck-short приведет к короткому замыканию между VDD и VSS.
Короткое замыкание между двумя сигнальными линиями называется перемычкой. Соединение с VDD или Vss эквивалентно модели зависания при неисправности. Традиционно оба сигнала после мостового соединения моделировались с помощью логического И или ИЛИ обоих сигналов. Если один драйвер доминирует над другим драйвером в ситуации мостового соединения, доминирующий драйвер передает логику другому, в таком случае используется доминирующая неисправность мостового соединения. Чтобы лучше отразить реальность КМОП-устройств СБИС, используется модель неисправности моста «Доминантное И» или «Доминантное ИЛИ». В последнем случае доминирующий драйвер сохраняет свое значение, в то время как другой получает собственное значение И или ИЛИ и доминирующего драйвера.
Ошибки задержки можно классифицировать как:
Комбинационный метод ATPG позволяет тестировать отдельные узлы (или триггеры) логической схемы, не заботясь о работе всей схемы. Во время тестирования включается так называемый режим сканирования, заставляющий все триггеры (FF) подключаться упрощенным способом, эффективно обходя их соединения, как предполагалось во время нормальной работы. Это позволяет использовать относительно простую векторную матрицу для быстрого тестирования всех входящих в ее состав ФФ, а также отслеживать неисправности конкретных ФФ.
ATPG с последовательной схемой ищет последовательность тестовых векторов для обнаружения конкретной неисправности в пространстве всех возможных последовательностей тестовых векторов . Были разработаны различные стратегии поиска и эвристики для поиска более короткой или более быстрой последовательности. Однако, согласно опубликованным результатам, ни одна стратегия или эвристика не превосходит другие по эффективности для всех приложений или схем. Это наблюдение подразумевает, что генератор тестов должен включать в себя полный набор эвристик.
Даже простая застрявшая неисправность требует наличия последовательности векторов для обнаружения в последовательной схеме. Кроме того, из-за наличия элементов памяти управляемость и наблюдаемость внутренних сигналов в последовательной схеме в целом значительно сложнее, чем в схеме комбинационной логики . Эти факторы делают сложность последовательного ATPG намного выше, чем у комбинационного ATPG, где добавляется цепочка сканирования (т. е. переключаемая сигнальная цепочка только для тестирования), чтобы обеспечить простой доступ к отдельным узлам.
Из-за высокой сложности последовательной ATPG она остается сложной задачей для больших, высокопоследовательных схем, которые не включают в себя какую-либо схему проектирования для тестируемости (DFT). Однако эти тестовые генераторы в сочетании с методами ДПФ с низкими издержками, такими как частичное сканирование , показали определенную степень успеха при тестировании больших проектов. Для проектов, которые чувствительны к накладным расходам по площади или производительности, решение с использованием ATPG последовательной схемы и частичного сканирования предлагает привлекательную альтернативу популярному решению полного сканирования, основанному на ATPG комбинационной схемы.
Исторически ATPG фокусировался на наборе неисправностей, полученных на основе модели неисправностей на уровне ворот. По мере того, как тенденции дизайна движутся в сторону нанометровых технологий, возникают новые проблемы производственного тестирования. Во время проверки проекта инженеры больше не могут игнорировать влияние перекрестных помех и шума источника питания на надежность и производительность. Современные методы моделирования неисправностей и генерации векторов уступают место новым моделям и методам, которые учитывают информацию о времени во время генерации тестов, которые масштабируются для более крупных проектов и могут захватывать экстремальные проектные условия. Для нанометровых технологий многие текущие проблемы проверки конструкции становятся также проблемами производственных испытаний, поэтому потребуются новые методы моделирования неисправностей и ATPG.
Тестирование очень больших интегральных схем с большим охватом неисправностей является сложной задачей из-за сложности. Поэтому было разработано множество различных методов ATPG для работы с комбинационными и последовательными схемами.
ATPG — это тема, которая рассматривается на нескольких конференциях в течение года. Основными конференциями в США являются Международная конференция по испытаниям и Симпозиум по испытаниям СБИС, а в Европе эту тему освещают DATE и ETS.