stringtranslate.com

Эмиттерно-связанная логика

Принципиальная схема затвора Motorola ECL 10,000 1972 года. [1] Обратите внимание на эмиттеры Q5 и Q6, подключенные к выходу.

В электронике эмиттерно-связанная логика ( ECL ) — это семейство высокоскоростных интегральных схем на биполярных транзисторах . ECL использует перегруженный дифференциальный усилитель на биполярном транзисторе (BJT) с однотактным входом и ограниченным током эмиттера, чтобы избежать насыщенной (полностью включенной) области работы и, как следствие, медленного выключения. [2] Поскольку ток направляется между двумя ветвями эмиттерно-связанной пары, ECL иногда называют логикой управления током (CSL), [3] логикой токового режима (CML) [4] или логикой эмиттерного повторителя с переключением тока (CSEF). [5]

В ECL транзисторы никогда не находятся в состоянии насыщения, входное и выходное напряжения имеют небольшой размах (0,8 В), входное сопротивление высокое, а выходное сопротивление низкое. В результате транзисторы быстро меняют состояние, задержки затвора низкие, а способность к разветвлению высокая. [6] Кроме того, по существу постоянное потребление тока дифференциальными усилителями минимизирует задержки и сбои из-за индуктивности и емкости линии питания, а дополнительные выходы уменьшают время распространения всей схемы за счет уменьшения количества инверторов.

Основным недостатком ECL является то, что каждый вентиль непрерывно потребляет ток, а это означает, что он потребляет (и рассеивает) значительно больше энергии, чем другие логические схемы, особенно в состоянии покоя.

Эквивалент эмиттерно-связанной логики, выполненный на основе полевых транзисторов, называется логикой со связью по источнику (SCFL). [7]

Разновидность ECL, в которой все пути прохождения сигнала и входы затворов являются дифференциальными, известна как логика дифференциального токового переключателя (DCS). [8]

История

Текущий переключатель Юрка (около 1955 г.) [9]

ECL была изобретена в августе 1956 года в IBM Ханноном С. Юрке. [10] [11] Первоначально названная логикой управления током , она использовалась в компьютерах Stretch , IBM 7090 и IBM 7094. [9] Логика также называлась схемой с токовым режимом. [12] Она также использовалась для создания схем IBM Advanced Solid Logic Technology (ASLT) в IBM 360/91. [13] [14] [15]

Текущий переключатель Юрка представлял собой дифференциальный усилитель, входные логические уровни которого отличались от выходных логических уровней. «Однако в режиме работы по току выходной сигнал состоит из уровней напряжения, которые изменяются около опорного уровня, отличного от входного опорного уровня». [16] В конструкции Юрка два опорных логических уровня отличались на 3 вольта. Следовательно, использовались две дополнительные версии: версия NPN и версия PNP. Выход NPN мог управлять входами PNP, и наоборот. «Недостатки в том, что требуется больше различных напряжений питания, а также требуются как pnp, так и npn транзисторы». [9]

Вместо чередования каскадов NPN и PNP, другой метод соединения использовал диоды Зенера и резисторы для смещения выходных логических уровней так, чтобы они совпадали с входными логическими уровнями. [17]

Начиная с начала 1960-х годов схемы ECL были реализованы на монолитных интегральных схемах и состояли из входного каскада дифференциального усилителя для выполнения логики, за которым следовал каскад эмиттерного повторителя для управления выходами и смещения выходных напряжений, чтобы они были совместимы с входами. Выходные каскады эмиттерного повторителя также могли использоваться для выполнения проводной логики ИЛИ .

Motorola представила свою первую линейку цифровых монолитных интегральных схем MECL I в 1962 году. [18] Motorola разработала несколько улучшенных серий: MECL II в 1966 году, MECL III в 1968 году со временем распространения затвора 1 наносекунда и частотой переключения триггеров 300 МГц, а также серию 10 000 (с более низким энергопотреблением и контролируемой скоростью фронта) в 1971 году. [19] Семейство MECL 10H было представлено в 1981 году. [20] Fairchild представила семейство F100K. [ когда? ]

Семейство ECLinPS («ECL в пикосекундах») было представлено в 1987 году. [21] ECLinPS имеет задержку одного затвора 500 пс и частоту переключения триггера 1,1 ГГц. [22] Детали семейства ECLinPS доступны из разных источников, включая Arizona Microtek, Micrel, National Semiconductor и ON Semiconductor. [23]

Высокое энергопотребление ECL означало, что он использовался в основном тогда, когда высокая скорость была жизненно важным требованием. Старые высокопроизводительные мэйнфреймы, такие как Enterprise System/9000 , члены семейства компьютеров ESA/390 компании IBM , использовали ECL, [24] как и Cray-1 ; [25] и мэйнфреймы Amdahl первого поколения . (Текущие мэйнфреймы IBM используют CMOS . [26] ) Начиная с 1975 года, все самые производительные процессоры Digital Equipment Corporation были основаны на многокристальных процессорах ECL — от ECL KL10 до ECL VAX 8000 и, наконец, VAX 9000 . К 1991 году был выпущен CMOS NVAX , который предлагал сопоставимую производительность с VAX 9000, несмотря на то, что стоил в 25 раз меньше и потреблял значительно меньше энергии. [27] Компьютеры MIPS R6000 также использовали ECL. В некоторых из этих компьютерных конструкций использовались вентильные матрицы ECL .

Выполнение

На рисунке представлена ​​типичная схема ECL, основанная на MECL от Motorola. На этой схеме транзистор T5′ представляет собой выходной транзистор предыдущего вентиля ECL, который подает логический сигнал на входной транзистор T1 вентиля OR/NOR, другой вход которого находится на T2 и имеет выходы Y и Y. Дополнительные рисунки иллюстрируют работу схемы, визуализируя сброс напряжения и топологию тока при низком входном напряжении (логический «0»), во время перехода и при высоком входном напряжении (логическая «1»).

ECL основана на эмиттерно-связанной ( длиннохвостой ) паре, заштрихованной красным на рисунке справа. Левая половина пары (заштрихованная желтым) состоит из двух параллельно соединенных входных транзисторов T1 и T2 (рассматривается пример двухвходового вентиля), реализующих логику NOR. Базовое напряжение правого транзистора T3 удерживается фиксированным источником опорного напряжения, заштрихованным светло-зеленым: делителем напряжения с диодной термокомпенсацией (R1, R2, D1 и D2) и иногда буферным эмиттерным повторителем (не показан на рисунке); таким образом, эмиттерные напряжения поддерживаются относительно стабильными. В результате общий эмиттерный резистор RE действует почти как источник тока . Выходные напряжения на коллекторных нагрузочных резисторах R C1 и R C3 смещаются и буферизуются на инвертирующих и неинвертирующих выходах эмиттерными повторителями T4 и T5 (заштрихованы синим). Выходные эмиттерные резисторы RE4 и RE5 существуют не во всех версиях ECL. В некоторых случаях 50-омные резисторы согласования линии, подключенные между базами входных транзисторов и -2 В, действуют как эмиттерные резисторы. [28]

Операция

Ниже рассматривается работа схемы ЭСЛ при условии, что входное напряжение подано на базу Т1, а вход Т2 не используется или подан логический «0».

Во время перехода ядро ​​схемы — эмиттерно-связанная пара (T1 и T3) — действует как дифференциальный усилитель с однотактным входом. Источник тока «длинного хвоста» (RE ) задает общий ток, протекающий через две ножки пары. Входное напряжение управляет током, протекающим через транзисторы, распределяя его между двумя ножками, направляя его в одну сторону, когда он не находится вблизи точки переключения. Коэффициент усиления выше, чем в конечных состояниях (см. ниже), и схема переключается быстро.

При низком входном напряжении (логический «0») или высоком входном напряжении (логическая «1») дифференциальный усилитель перегружен. Транзистор (T1 или T3) отсечен, а другой (T3 или T1) находится в активной линейной области, действуя как каскад с общим эмиттером с вырождением эмиттера , который принимает на себя весь ток, истощая другой транзистор отсечки.
Активный транзистор нагружен относительно высоким сопротивлением эмиттера R E , которое вносит значительную отрицательную обратную связь (вырождение эмиттера). Чтобы предотвратить насыщение активного транзистора, чтобы время диффузии, замедляющее восстановление после насыщения, не было включено в логическую задержку, [2] сопротивления эмиттера и коллектора выбираются таким образом, чтобы при максимальном входном напряжении некоторое напряжение оставалось на транзисторе. Остаточное усиление мало ( K  =  R C / R E  < 1). Схема нечувствительна к изменениям входного напряжения, и транзистор надежно остается в активной линейной области. Входное сопротивление велико из-за последовательной отрицательной обратной связи.
Транзистор отсечки разрывает связь между своим входом и выходом. В результате его входное напряжение не влияет на выходное напряжение. Входное сопротивление снова высокое, поскольку переход база-эмиттер отсечен.

Характеристики

Другие заслуживающие внимания характеристики семейства ECL включают тот факт, что большое требование к току приблизительно постоянно и не зависит существенно от состояния схемы. Это означает, что схемы ECL генерируют относительно небольшой шум мощности, в отличие от других типов логики, которые потребляют больше тока при переключении, чем в состоянии покоя. В криптографических приложениях схемы ECL также менее восприимчивы к атакам по побочным каналам, таким как дифференциальный анализ мощности . [ необходима цитата ]

Время распространения для этой компоновки может быть меньше наносекунды, включая задержку сигнала, поступающего на корпус ИС и выходящего из него. Некоторые типы ECL всегда были самым быстрым семейством логики. [29] [30]

Радиационное сопротивление : в то время как обычные чипы коммерческого класса могут выдерживать 100 грей (10 крад), многие ECL-устройства остаются работоспособными после 100 000 грей (10 Мрад). [31]

Источники питания и логические уровни

Схемы ECL обычно работают с отрицательными источниками питания (положительный конец источника питания подключен к земле). Другие логические семейства заземляют отрицательный конец источника питания. Это делается в основном для того, чтобы минимизировать влияние изменений источника питания на логические уровни. ECL более чувствителен к шуму на V CC и относительно невосприимчив к шуму на V EE . [32] Поскольку земля должна быть самым стабильным напряжением в системе, ECL указывается с положительным заземлением. В этой связи, когда напряжение питания изменяется, падение напряжения на резисторах коллектора немного изменяется (в случае источника постоянного тока эмиттера они вообще не изменяются). Поскольку резисторы коллектора прочно «привязаны» к земле, выходные напряжения немного «изменяются» (или вообще не изменяются). Если бы отрицательный конец источника питания был заземлен, резисторы коллектора были бы присоединены к положительной шине. Поскольку постоянное падение напряжения на резисторах коллектора немного изменяется (или вообще не изменяются), выходные напряжения следуют за изменениями напряжения питания, и две части схемы действуют как сдвигатели уровня постоянного тока. В этом случае делитель напряжения R1-R2 в некоторой степени компенсирует колебания напряжения. Положительное питание имеет еще один недостаток — выходные напряжения будут немного меняться (±0,4 В) на фоне высокого постоянного напряжения (+3,9 В). Еще одной причиной использования отрицательного питания является защита выходных транзисторов от случайного короткого замыкания, возникающего между выходом и землей [33] (но выходы не защищены от короткого замыкания с отрицательной шиной).

Значение напряжения питания выбирается таким образом, чтобы через компенсирующие диоды D1 и D2 протекал достаточный ток, а падение напряжения на общем эмиттерном резисторе RE было достаточным.

Схемы ECL, доступные на открытом рынке, обычно работали с логическими уровнями, несовместимыми с другими семействами. Это означало, что взаимодействие между ECL и другими логическими семействами, такими как популярное семейство TTL , требовало дополнительных интерфейсных схем. Тот факт, что высокие и низкие логические уровни были относительно близки, означал, что ECL страдает от малых запасов шума, что может быть проблематичным.

По крайней мере один производитель, IBM , делал схемы ECL для использования в собственных продуктах производителя. Источники питания существенно отличались от тех, которые использовались на открытом рынке. [24]

ПЕКЛ

Положительная эмиттерно-связанная логика , также называемая псевдо-ЭСЛ (ПЭСЛ), является дальнейшим развитием ЭЛ, использующим положительное напряжение питания 5 В вместо отрицательного напряжения питания 5,2 В. [34] Низковольтная положительная эмиттерно-связанная логика (LVPECL) является оптимизированной по мощности версией ПЭСЛ, использующей положительное напряжение питания 3,3 В вместо 5 В. ПЭСЛ и LVPECL являются дифференциальными сигнальными системами и в основном используются в высокоскоростных и тактовых распределительных схемах.

Распространенное заблуждение заключается в том, что устройства PECL немного отличаются от устройств ECL. Фактически, каждое устройство ECL также является устройством PECL. [35]

Логические уровни: [36]

Примечание: V см — диапазон синфазного напряжения.

Ссылки

  1. ^ Оригинальный рисунок основан на Blood Jr., William R. (1972). MECL System Design Handbook (PDF) (2-е изд.). Motorola Semiconductor Products. стр. 1 – через Bitsavers.
  2. ^ ab Лоулесс, Брайан. "Unit4: ECL Emitter Coupled Logic" (PDF) . Фундаментальная цифровая электроника .
  3. ^ Кумар, Ананд (2008). Импульсные и цифровые схемы. PHI Learning. стр. 472. ISBN 978-81-203-3356-7.
  4. ^ Stonham, TJ (1996). Методы цифровой логики: принципы и практика. Taylor & Francis. стр. 173. ISBN 978-0-412-54970-0.
  5. ^ Туммала, Рао Р. (2001). Основы упаковки микросистем. МакГроу-Хилл. п. 930. ИСБН 978-0-07-137169-8.
  6. ^ Мимс, Форрест М. (2000). The Forrest Mims Circuit Scrapbook. Том 2. Newnes. стр. 115. ISBN 978-1-878707-48-2.
  7. ^ Фишер, Деннис; Бахл, И. Дж. (1995). Справочник по применению арсенида галлия в интегральных схемах. Том 1. Elsevier. С. 61. ISBN 978-0-12-257735-2.
  8. ^ Eichelberger, EB; Bello, SE (май 1991). «Дифференциальный токовый переключатель – высокая производительность при низкой мощности». IBM Journal of Research and Development . 35 (3): 313–320. doi :10.1147/rd.353.0313.
  9. ^ abc EJ Rymaszewski; et al. (1981). "Semiconductor Logic Technology in IBM" (PDF) . IBM Journal of Research and Development . 25 (5): 607–608. doi :10.1147/rd.255.0603. ISSN  0018-8646. Архивировано из оригинала (PDF) 5 июля 2008 г. . Получено 27 августа 2007 г. .
  10. ^ Ранняя история транзисторов в IBM.
  11. ^ Юрк, Хэннон С. (октябрь 1956 г.), Миллимикросекундные ненасыщающиеся схемы переключения транзисторов (PDF) , Stretch Circuit Memo # 3Схемы Юрка использовали коммерческие транзисторы и имели среднюю задержку затвора 12 нс.
  12. ^ Роэр, Уильям Д.; Торп, Даррелл, ред. (1963). Справочник по высокоскоростным импульсным транзисторам. Motorola., стр. 37.
  13. ^ Pugh, Emerson W.; Johnson, Lyle R.; Palmer, John H. (2003). IBM 360 и ранние 370 системы . MIT Press. стр. 108. ISBN 0262517205.
  14. ^ Лэнгдон, Дж. Л.; ВанДервир, Э. Дж. (1967). «Проектирование высокоскоростного транзистора для переключателя тока ASLT» (PDF) . IBM Journal of Research and Development . 11 : 69–73. doi :10.1147/rd.111.0069.
  15. ^ "Logic Blocks Automated Logic Diagrams SLT, SLD, ASLT, MST" (PDF) . IBM. стр. 1–10 . Получено 11 сентября 2015 г. – через Bitsavers.
  16. ^ Роэр и Торп 1963, стр. 39
  17. ^ Рёр и Торп 1963, стр. 40, 261
  18. ^ Blood Jr., William R. (1988) [1980]. MECL System Design Handbook (PDF) (4-е изд.). Motorola Semiconductor Products, переиздано On Semiconductor. стр. vi. Архивировано из оригинала (PDF) 10 октября 2004 г.
  19. ^ Blood Jr., William R. (октябрь 1971 г.). MECL System Design Handbook (PDF) (1-е изд.). Motorola. стр. vi–vii – через Bitsavers.
  20. ^ TND309: Общая информация для MECL 10H и MECL 10K (PDF) . ON Semiconductor: Semiconductor Components Industries. 2002. стр. 2. TND309/D. Архивировано из оригинала (PDF) 8 июля 2015 г.
  21. ^ Майни, Анил К. (2007). Цифровая электроника: принципы, устройства и приложения. John Wiley & Sons. стр. 148. ISBN 9780470510513.
  22. ^ «Высокопроизводительные данные ECL: ECLinPS и ECLinPS Lite» (PDF) . 1996. стр. iii.[ постоянная мертвая ссылка ]
  23. ^ Производители ECL-логики – «Эмиттерно-связанная логика».
  24. ^ ab AE Barish; et al. (1992). «Улучшенная производительность биполярных логических микросхем IBM Enterprise System/9000». IBM Journal of Research and Development . 36 (5): 829–834. doi :10.1147/rd.365.0829.
  25. ^ Рассел, Р. М. (1978). "Компьютерная система CRAY1" (PDF) . Сообщения ACM . 21 (1): 63–72. doi :10.1145/359327.359336. S2CID  28752186 . Получено 27 апреля 2010 г. .
  26. ^ "IBM zEnterprise System Technical Introduction" (PDF) . 1 августа 2013 г. Архивировано из оригинала (PDF) 3 ноября 2013 г.
  27. ^ Supnik, Bob. "Raven: Introduction: The ECL Conundrum". Raven был начат в 1988 году... Raven представлял собой упрощенную конструкцию VAX с однокристальным ЦП и однокристальным FPU. Реализованный в стандартных ячейках ECL компании Fujitsu, он должен был работать на частоте 250 МГц и обеспечивать 50 "VUPS"... Рассеиваемая мощность составила бы поразительные (для того времени) 150 Вт.
  28. ^ Блад младший. 1972, стр. 3
  29. ^ Джон Ф. Уэйкерли. Дополнение к принципам и практикам цифрового проектирования. Раздел «ECL: Emitter-Coupled Logic».
  30. ^ Седра; Смит (2015). "Эмиттерно-связанная логика (ЭСЛ)" (PDF) . Микроэлектронные схемы . Oxford University Press. стр. 47. ISBN 978-0-19-933913-6.
  31. ^ Леппяля, Кари; Веркасало, Раймо (1989). «Защита компьютеров управления приборами от программных и аппаратных ошибок и воздействия космических лучей».
  32. ^ Minges, Merrill L.; ASM International. Handbook Committee (1989). Electronic Materials Handbook: Packaging. ASM International. стр. 163. ISBN 9780871702852.
  33. ^ Джейн, РП (2003). Современная цифровая электроника. McGraw-Hill Education (India) Pvt Limited. стр. 111. ISBN 9780070494923.
  34. ^ Голди, Джон (21 января 2003 г.). «LVDS, CML, ECL – дифференциальные интерфейсы с нечетными напряжениями». EE Times .
  35. ^ Петти, Клеон; Пирсон, Тодд. «Проектирование с PECL (ECL при +5,0 В)» (PDF) . стр. 3. AN1406-D.
  36. ^ Холланд, Ник (декабрь 2002 г.). «Взаимодействие между уровнями LVPECL, VML, CML и LVDS» (PDF) . Отчет о применении . Texas Instruments. SLLA120.

Дальнейшее чтение

Внешние ссылки