stringtranslate.com

Графики перехода сигнала

Графы переходов сигналов ( ГПС ) обычно используются в электронной и компьютерной инженерии для описания динамического поведения асинхронных цепей с целью их анализа или синтеза.

Основные определения и области применения

Неформально, STG — это графическое описание поведения асинхронной схемы в форме, где информация о причинно-следственных связях между сигнальными событиями представлена ​​напрямую, в отличие от описаний, основанных на состояниях. Таким образом, STG помогают формализовать описание схемы, обычно представленное временными диаграммами , иногда также называемыми формами сигналов . Последние широко используются инженерами-электронщиками.

Контроллер шины VME. Блок-схема и временные диаграммы (a) и соответствующие STG (b). Этот пример взят из. [1]

Более формально, STG — это тип интерпретируемой (или маркированной) сети Петри , переходы которой маркируются именами изменений значений сигналов (ср. переходы сигналов ). Например, типичным случаем маркировки является случай, когда сигналы являются бинарными, поэтому переходы интерпретируются как нарастающие и падающие фронты сигналов в схеме.

STG обычно дают более компактные описания поведения асинхронных схем, чем графы состояний. Сложность спецификации STG схемы обычно линейна по числу сигналов в схеме, в то время как сложность графа состояний может расти экспоненциально из-за того, что асинхронные схемы имеют высокую степень параллелизма. В STG параллельные события представлены через причинно-следственные связи (ср. истинный параллелизм), тогда как в графах состояний параллелизм представлен через чередование.

STG были впервые предложены в 1981 году под названием Signal Graphs Леонидом Розенблюмом (на русском языке) в [2] . Они были изучены более формально и применены к проектированию асинхронных интерфейсов Алексом Яковлевым в 1982 году в его докторской диссертации [3] . Позднее они были представлены на английском языке в 1985 году в двух независимых источниках, один Розенблюмом и Яковлевым в [4], а другой Там-Ань Чу в [5] (более ранняя версия была представлена ​​на ICCD'85). С тех пор STG широко изучались в теории и на практике, [6] [7] [8] [9] [ 10] [11] [12] что привело к разработке популярных программных средств для анализа и синтеза асинхронных схем управления , таких как Petrify [13] (главный разработчик: Хорди Кортаделла ) и Workcraft (набор инструментов из Ньюкаслского университета ). [14]

Среди различных примеров использования STG при проектировании асинхронных схем наиболее известны те, которые применяются в области асинхронных интерфейсов, контроллеров, арбитров и аналогово-смешанных сигнальных схем, см. [15] [9] [16] [17] [ 18] [19]. Совсем недавно STG были расширены для моделирования причинно-следственной связи, включающей причинность, опосредованную емкостной связью, например, те, которые используются в преобразователях с переключаемыми конденсаторами (SCC). [20] [21]

Расширения и связанные модели

Помимо STG, основанных на двоичных сигналах, существуют также символьные STG, [22] где сигналы могут быть многозначными.

STG с аннотацией информации о времени (задержках) были впервые представлены в [4] , а затем в [23] , где также впервые были представлены идеи анализа поведения схем с временными ограничениями [24] , позже названные относительным временем [25] .

Специальные расширения базовых моделей сетей Петри для захвата асинхронности и прерываний в компактной форме были введены в Place Chart Nets. [26] Важная связь между моделями асинхронных схем на основе состояний и моделями на основе сетей Петри (включая STG) была установлена ​​в [27] с использованием теории регионов (ср. [28] ). Теория регионов была использована для вывода модели STG и ее реализации схемы в [29] для процессора Counterflow Pipeline Processor благодаря Роберту Спроуллу , Ивану Сазерленду и Чарльзу Молнару . [30]

Одной из моделей, тесно связанных с STG, являются диаграммы изменений, предложенные Михаилом Кишиневским, Алексом Кондратьевым, Александром Таубиным и Виктором Варшавским в [31] . Диаграммы изменений имеют то преимущество, что они могут моделировать как причинность И, так и причинность ИЛИ в компактном виде. Но им не хватает описательной силы с точки зрения выбора. Сравнение между сетями Петри и диаграммами изменений с точки зрения их описательной силы и их объединения в форме сетей причинной логики было представлено в [32] .

Чтобы зафиксировать параллелизм и выбор в компактной форме, модель, называемая графом условного частичного порядка (CPOG), была предложена Андреем Моховым в его докторской диссертации и опубликована в [33] . Она имеет преимущества по сравнению с широко используемыми интерпретируемыми сетями Петри и конечными автоматами для класса систем, которые имеют множество поведенческих сценариев, определенных на одном и том же наборе действий, например, контроллеры микроархитектуры ЦП. [34]

Ссылки на языки описания оборудования

STG были сопряжены с различными HDL, см., например, ссылки с VHDL [35] (1996) и Verilog [36] (2000) с целью поддержки асинхронного проектирования. Помещенные в поток синтеза из VHDL, STG и сети Петри были показаны инструментальными, [37] и аналогично с Verilog, [38] , где был разработан инструмент VERISYN. [39]

Совсем недавно STG были связаны с обозначениями, которые, как полагают, проще для практических разработчиков оборудования, отсюда и появление модели графов переходов формы сигнала (WTG). [40] Аналогичным образом, понимая, что модель конечного автомата (FSM) может быть проще для разработчиков, чем, например, сети Петри или STG, была разработана связь с Burst Mode FSM [41] в качестве интерфейса. [42]

Методы анализа

На данный момент, пожалуй, наиболее эффективные методы анализа и синтеза асинхронных схем основаны на развёртываниях сетей Петри — их изучал Виктор Хоменко в своей докторской диссертации. [43] Они реализованы в Workcraft. [14]

Анализ производительности некоторых подклассов моделей сетей Петри асинхронных цепей был исследован Айго Сье и Питером Бирелом в [44] .

Синтез асинхронной схемы

Были исследованы различные проблемы синтеза асинхронных схем из спецификации STG. Один из способов их классификации основан на подходах анализа, используемых для представления пространства состояний спецификации STG, таких как явные пространства состояний, развертывание базовой сети Петри, структурный анализ сетей Петри и прямое отображение (синтаксически-прямой перевод) STG. Эти подходы обычно связаны со сложностью алгоритмов синтеза и, следовательно, временем выполнения инструментов. С другой стороны, некоторые из этих методов накладывают определенные ограничения на класс сетей Петри. Например, методы, основанные на явном пространстве состояний, обычно работают для произвольного типа сети Петри, тогда как некоторые структурные методы требуют, чтобы базовая сеть Петри была маркированным графом или сетью свободного выбора.

Полная проблема кодирования состояний

Одной из ключевых известных проблем в синтезе схемных реализаций является проблема полного кодирования состояний (CSC). Для решения этой проблемы были разработаны различные методы. [6] [45] [46] [11] Особенно оригинальный способ анализа для удовлетворения CSC основан на понятии отношения связанности или, что эквивалентно, отношения блокировки, разработанного независимо Алексом Яковлевым [3] [1] и Питером Ванбекбергеном. [47] [48] Другой метод использовал теорию областей , которая связывает элементы сетей Петри с областями состояний в графах состояний. [49]

Методы синтеза для обнаружения и разрешения CSC на основе частичных порядков и развёрток сетей Петри были разработаны Алексеем Семеновым [50] [51] и Виктором Хоменко. [43] [52] Эти методы помогли формализовать и реализовать метод эффективной визуализации проблем CSC на основе ядер CSC, [53] реализованных в Workcraft. [14]

Методы структурного кодирования для синтеза на основе STG были разработаны Хосепом Кармоной. [54]

Синтез в ограниченных логических базисах

Важной проблемой синтеза схем, независимых от скорости (или эквивалентно квазинечувствительных к задержкам - QDI), является синтез в рамках ограниченного логического базиса, например, с использованием ТОЛЬКО ограниченных базисных логических вентилей, таких как AND и OR - см., например, работу Алекса Яковлева [55] , где условие E(excitation)-persistency было введено для обеспечения отсутствия рисков в реализации, состоящей из двухуровневой логики Sum-of-Products (SOP) для функций возбуждения и SR-защелок для основных выходных сигналов данной спецификации STG. Позднее работа Алекса Кондратьева и др. [56] обобщила это условие в понятии монотонного покрытия, которое нашло свою реализацию в программных инструментах. [13] [14] Более сложной является проблема синтеза в отрицательных базисах вентилей, NAND и NOR. Для этого было разработано несколько методов, в основном под руководством Николая Стародубцева. [57] [58]

Разложение СТГ для синтеза

Проблема масштабируемости синтеза для STG большого размера и необходимость смягчения взрыва пространства состояний решались с помощью методов, основанных на сжатии STG относительно структурных свойств базовой сети Петри, таких как способы разбиения сети Петри со свободным выбором на конечные автоматы или маркированные графы [5] , а также подмножества сигналов с объединением входов (события-триггеры для сигнала) [59] .

Другой подход к решению проблемы масштабируемости заключается в прямом отображении STG в асинхронные схемы, что было исследовано Данилом Соколовым. [60]

Синтез из STG с арбитражем

Особенно сложной проблемой является автоматический синтез асинхронных схем для арбитров, поскольку их спецификация STG будет содержать поведенческие конфликты в их базовых сетях Петри. Поведенческие конфликты подразумевают существование переходов, которые не являются постоянными. Для обычной, основанной на логике реализации таких STG, схема будет подвержена опасностям. Были разработаны специальные методы, такие как полуавтоматическая вставка переходов сигналов мьютекса , сохраняющая исходную спецификацию [61] [62] и реализована в Workcraft. [14] [63]

Ссылки

  1. ^ ab "А. Яковлев и А. Петров. Сети Петри и проектирование контроллеров параллельной шины. Труды 11-й Международной конференции по применению и теории сетей Петри, Париж, Франция, июнь 1990 г." (PDF) .
  2. ^ Л. Я. Розенблюм. «Язык сигнальных графов и его использование для мониторинга протоколов информационного обмена и апериодических схем» (PDF) . Всесоюзный семинар Моделирование участковых управляющих и вычислительных систем, стр. 11. 22-24, 1981 .
  3. ^ аб Яковлев, Алекс. «Проектирование и реализация протоколов асинхронной связи в системных интерфейсах» (Проектирование и реализация протоколов асинхронного обмена информацией в межмодульном интерфейсе), кандидатская диссертация, 1982 г.».
  4. ^ ab Розенблюм, Л.Я.; Яковлев, А.В. "Сигнальные графы: от самосинхронных к синхронизированным" (PDF) . Труды Международного семинара по синхронизированным сетям Петри, Турин, Италия, июль 1985 г., IEEE CS Press, стр. 199-207 .
  5. ^ ab Chu, T.-A. (1986-06-01). "О моделях проектирования асинхронных цифровых систем СБИС". Интеграция . 4 (2): 99–113. doi :10.1016/S0167-9260(86)80002-5. ISSN  0167-9260.
  6. ^ ab Chu, Tam-Anh (1987). Синтез самосинхронных схем VLSI из спецификаций теории графов (диссертация). Массачусетский технологический институт. hdl :1721.1/14794.
  7. ^ Яковлев, А. В. (1992). «Об ограничениях и расширениях модели STG для проектирования асинхронных цепей управления». Труды 1992 IEEE International Conference on Computer Design: VLSI in Computers & Processors . Кембридж, Массачусетс, США: IEEE Comput. Soc. Press. стр. 396–400. doi :10.1109/ICCD.1992.276300. ISBN 978-0-8186-3110-8. S2CID  47325879.
  8. ^ Яковлев, Алекс; Кишиневский, Михаил; Кондратьев, Алекс; Лаваньо, Лучано (1994). "OR причинность: моделирование и аппаратная реализация". В Валетте, Роберт (ред.). Применение и теория сетей Петри 1994. Конспект лекций по информатике. Том 815. Берлин, Гейдельберг: Springer. стр. 568–587. doi :10.1007/3-540-58152-9_31. ISBN 978-3-540-48462-2.
  9. ^ ab Яковлев, А.В.; Кёльманс, А.М.; Лаваньо, Л. (1995). «Высокоуровневое моделирование и проектирование асинхронной интерфейсной логики (21/1995)». IEEE Design & Test of Computers . 12 (1): 32–40. doi :10.1109/54.350688.
  10. ^ Яковлев, Александр; Лаваньо, Лучано; Санджованни-Винчентелли, Альберто (ноябрь 1996 г.). «Унифицированная модель графа переходов сигналов для синтеза асинхронных схем управления». Formal Methods in System Design . 9 (3): 139–188. doi :10.1007/BF00122081. ISSN  0925-9856. S2CID  264205433.
  11. ^ ab Cortadella, J. ; Kishinevsky, M.; Kondratyev, A.; Lavagno, L.; Yakovlev, A. (2002). Логический синтез для асинхронных контроллеров и интерфейсов. Springer Series in Advanced Microelectronics. Том 8. Берлин, Гейдельберг: Springer Berlin Heidelberg. doi :10.1007/978-3-642-55989-1. ISBN 978-3-642-62776-7.
  12. ^ Лаваньо, Лучано; Санджованни-Винсентелли, Альберто (1993). Алгоритмы синтеза и тестирования асинхронных схем . дои : 10.1007/978-1-4615-3212-5. ISBN 978-1-4613-6410-8.
  13. ^ ab "Petrify: Связанные публикации".
  14. ^ abcde «Рабочее ремесло».
  15. ^ Яковлев, Алекс. «Проектирование арбитров с использованием сетей Петри. Труды Израильского семинара 1995 года по асинхронным СБИС, Ноф Геноссар, Израиль, март 1995 г., Исследовательский центр систем СБИС, Технион, Хайфа, Израиль, стр. 178-201» (PDF) .
  16. ^ Яковлев, А.В.; Кёльманс, А.М.; Семенов, А.; Киннимент, Д.Дж. (1996-12-01). "Моделирование, анализ и синтез асинхронных схем управления с использованием сетей Петри". Интеграция . 21 (3): 143–170. doi :10.1016/S0167-9260(96)00010-7. ISSN  0167-9260.
  17. ^ Яковлев, А.; Фурбер, С.; Кренц, Р.; Быстров, А. (июль 2004 г.). «Проектирование и анализ самосинхронной дуплексной системы связи». IEEE Transactions on Computers . 53 (7): 798–814. doi :10.1109/TC.2004.26. ISSN  1557-9956. S2CID  27216794.
  18. ^ Соколов, Данил; Хоменко, Виктор; Мохов, Андрей; Дубихин, Владимир; Ллойд, Дэвид; Яковлев, Алекс (май 2020 г.). «Автоматизация проектирования асинхронного логического управления для электроники AMS». IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 39 (5): 952–965. doi :10.1109/TCAD.2019.2907905. ISSN  1937-4151. S2CID  133188921.
  19. ^ Голубцов, Станиславс; Мохов, Андрей; Быстров, Алекс; Соколов, Данил; Яковлев, Алекс (июнь 2019 г.). «Обобщенный асинхронный арбитр». 2019 19-я Международная конференция по применению параллелизма в проектировании систем (ACSD). стр. 3–12. doi :10.1109/ACSD.2019.00005. ISBN 978-1-7281-3843-5. S2CID  148566115.
  20. ^ Милейко, Сергей (2020). «Совместное проектирование вычислений и мощности для надежных всепроникающих приложений Интернета вещей, докторская диссертация, Ньюкаслский университет» (PDF) .
  21. ^ Ли, Даньхуэй (2021). «Анализ и проектирование преобразователей постоянного тока с коммутируемыми конденсаторами с дискретными моделями событий, докторская диссертация, Ньюкаслский университет» (PDF) .
  22. ^ А. Яковлев и А. Петров и Л. Розенблюм (1993). «Синтез асинхронных схем управления из символических графов переходов сигналов, Методологии асинхронного проектирования, 1993» (PDF) .
  23. ^ Ванбекберген, П.; Гуссенс, Г.; Де Ман, Х. (1992). «Спецификация и анализ ограничений по времени в графах переходов сигналов». [1992] Труды Европейской конференции по автоматизации проектирования . Брюссель, Бельгия: IEEE Comput. Soc. Press. С. 302–306. doi :10.1109/EDAC.1992.205943. ISBN 978-0-8186-2645-6. S2CID  61935560.
  24. ^ Кортаделла, Хорди ; Кишиневский, Михаил; Кондратьев, Алекс; Лаваньо, Лучано; Таубин, Александр; Яковлев, Алекс (1998). "Системы ленивого перехода". Труды международной конференции IEEE/ACM 1998 года по автоматизированному проектированию - ICCAD '98 . Сан-Хосе, Калифорния, США: ACM Press. стр. 324–331. doi :10.1145/288548.288633. hdl : 2117/133832 . ISBN 978-1-58113-008-9. S2CID  12302564.
  25. ^ Стивенс, К.; Гиносар, Р.; Ротем, С. (1999). «Относительное время». Труды. Пятый международный симпозиум по перспективным исследованиям в области асинхронных цепей и систем . Барселона, Испания: IEEE Comput. Soc. стр. 208–218. doi :10.1109/ASYNC.1999.761535. ISBN 978-0-7695-0031-7. S2CID  195352018.
  26. ^ Кишиневский, Майкл; Кортаделла, Хорди ; Кондратьев, Алекс; Лаваньо, Лучано; Таубин, Александр; Яковлев, Алекс (1997). "Сцепление асинхронности и прерываний: сети диаграмм мест". В Azéma, Пьер; Бальбо, Джанфранко (ред.). Применение и теория сетей Петри 1997. Конспект лекций по информатике. Том 1248. Берлин, Гейдельберг: Springer. стр. 328–347. doi :10.1007/3-540-63139-9_44. ISBN 978-3-540-69187-7.
  27. ^ Кортаделла, Дж .; Кишиневский, М.; Лаваньо, Л.; Яковлев, А. (август 1998 г.). «Выведение сетей Петри из конечных систем переходов». IEEE Transactions on Computers . 47 (8): 859–882. ​​doi :10.1109/12.707587. hdl : 2117/125784 . S2CID  2128502.
  28. ^ Бадуэль, Эрик; Дарондо, Филипп (1998). «Теория регионов». В Райзиге, Вольфганг; Розенберг, Гжегож (ред.). Лекции по сетям Петри I: базовые модели . Конспекты лекций по информатике. Берлин, Гейдельберг: Springer. стр. 529–586. дои : 10.1007/3-540-65306-6_22. ISBN 978-3-540-49442-3.
  29. ^ Яковлев, Александр (1 января 1998 г.). «Проектирование логики управления для процессора противоточного конвейера с использованием сетей Петри». Формальные методы в проектировании систем . 12 (1): 39–71. doi :10.1023/A:1008649930696. ISSN  1572-8102. S2CID  14497213.
  30. ^ Sproull, RF; Sutherland, IE; Molnar, CE (осень 1994). «Архитектура процессора с противоточным конвейером». IEEE Design & Test of Computers . 11 (3): 48–. doi :10.1109/MDT.1994.303847. ISSN  1558-1918. S2CID  26434994.
  31. ^ М. А. Кишиневский (1994). Параллельное оборудование: теория и практика самосинхронного проектирования . Чичестер: Wiley. ISBN 0-471-93536-0. OCLC  28889359.
  32. ^ Яковлев, Александр; Кишиневский, Михаил; Кондратьев, Алекс; Лаваньо, Лучано; Пьеткевич-Кутны, Марта (1996-11-01). «О моделях поведения асинхронных цепей с ИЛИ-причинностью». Formal Methods in System Design . 9 (3): 189–233. doi :10.1007/BF00122082. ISSN  1572-8102. S2CID  7456859.
  33. ^ Мохов, Андрей; Яковлев, Алекс (ноябрь 2010 г.). «Условные частично упорядоченные графы: модель, синтез и применение». IEEE Transactions on Computers . 59 (11): 1480–1493. doi :10.1109/TC.2010.58.
  34. ^ Мохов, Андрей; Ильясов, Алексей; Соколов, Данил; Рыкунов, Максим; Яковлев, Алекс; Романовский, Александр (июнь 2014 г.). «Синтез наборов инструкций процессора из спецификаций ISA высокого уровня». IEEE Transactions on Computers . 63 (6): 1552–1566. doi :10.1109/TC.2013.37. ISSN  0018-9340.
  35. ^ Стародубцев, Н.; Яковлев, А.; Петров, С. «Использование среды VHDL для интерактивного синтеза асинхронных схем» (PDF) . Ньюкаслский университет .
  36. ^ Blunno, Ivan; Lavagno, Luciano (2000), Yakovlev, Alex; Gomes, Luis; Lavagno, Luciano (ред.), "Выведение графов переходов сигналов из поведенческого Verilog HDL", Hardware Design and Petri Nets , Boston, MA: Springer US, стр. 151–170, doi :10.1007/978-1-4757-3143-9_8, ISBN 978-1-4419-4969-1, получено 2022-05-30
  37. ^ Шан, Д.; Бернс, Ф.; Кельманс, А.; Яковлев, А.; Ся, Ф. (2004-05-01). "Асинхронный системный синтез на основе прямого отображения с использованием VHDL и сетей Петри". Труды IEE - Компьютеры и цифровые технологии . 151 (3): 209–220. doi :10.1049/ip-cdt:20040525. ISSN  1359-7027. S2CID  62708582.
  38. ^ Бернс, Ф.; Шан, Д.; Кельманс, А.; Яковлев, А. (2004). «Набор инструментов асинхронного синтеза с использованием Verilog». Труды конференции и выставки Design, Automation and Test in Europe . Париж, Франция: IEEE Comput. Soc. стр. 724–725. doi :10.1109/DATE.2004.1268948. ISBN 978-0-7695-2085-8. S2CID  9219686.
  39. ^ «Асинхронный инструмент высокоуровневого синтеза (VERISYN)».
  40. ^ Кортаделла, Хорди ; Морено, Альберто; Соколов, Данил; Яковлев, Алекс; Ллойд, Дэвид (2017). «Графики переходов формы сигнала: удобный для разработчиков формализм для асинхронного поведения». 2017 23-й Международный симпозиум IEEE по асинхронным схемам и системам (ASYNC). IEEE. стр. 73–74. doi :10.1109/ASYNC.2017.24. hdl : 2117/114897 . ISBN 978-1-5386-2749-5. S2CID  5836204.
  41. ^ Новик, Стив. «Автоматический синтез асинхронных контроллеров пакетного режима (кандидатская диссертация)» (PDF) .
  42. ^ Чан, Алекс; Соколов, Данил; Хоменко, Виктор; Ллойд, Дэвид; Яковлев, Алекс (2021-02-01). «Синтез SI цепей из спецификаций Burst-Mode». Конференция и выставка Design, Automation & Test in Europe 2021 (DATE). Гренобль, Франция: IEEE. стр. 366–369. doi :10.23919/DATE51398.2021.9474117. ISBN 978-3-9819263-5-4. S2CID  236150734.
  43. ^ ab Хоменко, Виктор (2003). Проверка моделей на основе префиксов развёрток сетей Петри, докторская диссертация (PDF) . Ньюкаслский университет.
  44. ^ Xie, Aiguo; Beerel, Peter A. (2000). «Анализ производительности асинхронных цепей и систем с использованием стохастических синхронизированных сетей Петри». В Yakovlev, Alex; Gomes, Luis; Lavagno, Luciano (ред.). Проектирование оборудования и сети Петри . Бостон, Массачусетс: Springer US. стр. 239–268. doi :10.1007/978-1-4757-3143-9_13. ISBN 978-1-4757-3143-9.
  45. ^ Лаваньо, Л.; Мун, К. В.; Брайтон, Р. К.; Санджованни-Винчентелли, А. (1992). «Решение проблемы назначения состояний для графов переходов сигналов». [1992] Труды 29-й конференции ACM/IEEE по автоматизации проектирования . Анахайм, Калифорния, США: IEEE Comput. Soc. Press. стр. 568–572. doi :10.1109/DAC.1992.227821. ISBN 978-0-8186-2822-1. S2CID  17410812.
  46. ^ Ванбекберген, Питер; Лин, Билл; Гуссенс, Герт; Де Ман, Хьюго (1994). «Обобщенная теория назначения состояний для преобразований на графах переходов сигналов». В Менг, Тереза ​​Х.; Малик, Шарад (ред.). Асинхронное проектирование схем для обработки сигналов в сверхбольших интегральных схемах . Бостон, Массачусетс: Springer US. стр. 101–115. doi :10.1007/978-1-4615-2794-7_8. ISBN 978-1-4615-2794-7.
  47. ^ Ванбекберген, П.; Кэттор, Ф.; Гуссенс, Г.; Де Ман, Х. (1990). «Оптимизированный синтез асинхронных цепей управления из спецификаций теории графов». Международная конференция IEEE по автоматизированному проектированию 1990 г. Сборник технических документов . Санта-Клара, Калифорния, США: IEEE Comput. Soc. Press. стр. 184–187. doi :10.1109/ICCAD.1990.129875. ISBN 978-0-8186-2055-3.
  48. ^ Ванбекберген, П.; Гуссенс, Г.; Кэтхур, Ф.; Де Ман, Х. Дж. (ноябрь 1992 г.). «Оптимизированный синтез асинхронных схем управления из спецификаций теории графов». Труды IEEE по автоматизированному проектированию интегральных схем и систем . 11 (11): 1426–1438. doi :10.1109/43.177405. S2CID  32318274.
  49. ^ Кортаделла, Дж.; Кишиневский, М.; Кондратьев, А.; Лаваньо, Л.; Яковлев, А. (август 1997 г.). «Теория на основе регионов для назначения состояний в схемах, независимых от скорости». Труды IEEE по автоматизированному проектированию интегральных схем и систем . 16 (8): 793–812. doi :10.1109/43.644602. hdl : 2117/125782 .
  50. ^ Семенов, А.; Яковлев, А.; Пастор, Э.; Пена, МА; Кортаделла, Дж .; Лаваньо, Л. (1997). «Подход к синтезу независимых по скорости схем на основе частичного порядка». Труды Третьего международного симпозиума по перспективным исследованиям в области асинхронных схем и систем . Эйндховен, Нидерланды: IEEE Comput. Soc. Press. С. 254–265. doi : 10.1109/ASYNC.1997.587179. hdl : 2117/129959 . ISBN 978-0-8186-7922-3. S2CID  7883418.
  51. ^ Семенов, Алексей (1997). Проверка и синтез асинхронных схем управления с использованием развёрток сетей Петри (диссертация). Ньюкаслский университет.
  52. ^ Хоменко, Виктор (июль 2009 г.). «Эффективное автоматическое разрешение конфликтов кодирования с использованием развёрток STG». Труды IEEE по системам сверхбольшой масштабной интеграции (VLSI) . 17 (7): 855–868. doi :10.1109/TVLSI.2008.2012156. ISSN  1063-8210. S2CID  62773126.
  53. ^ Мадалински, А.; Быстров, А.; Хоменко, В.; Яковлев, А. (2003). «Визуализация и разрешение конфликтов кодирования при проектировании асинхронных схем». Труды IEE — Компьютеры и цифровая техника . 150 (5): 285. doi :10.1049/ip-cdt:20030831.
  54. ^ Кармона, Дж.; Кортаделла, Дж .; Пастор, Э. (2001). «Метод структурного кодирования для синтеза асинхронных схем». Труды Второй международной конференции по применению параллелизма в проектировании систем . Ньюкасл-апон-Тайн, Великобритания: IEEE Comput. Soc. стр. 157–166. doi : 10.1109/CSD.2001.981773. hdl : 2117/133434 . ISBN 978-0-7695-1071-2. S2CID  16280258.
  55. ^ Яковлев, А.В. (1993). "Синтез безопасных асинхронных схем на основе обобщенных графов сигнальных переходов". Шестая международная конференция по проектированию СБИС . Бомбей, Индия: IEEE. стр. 21–24. doi :10.1109/ICVD.1993.669629. ISBN 978-0-8186-3180-1. S2CID  10434495.
  56. ^ Кондратьев, Алекс; Кишиневский, Майкл; Лин, Билл; Ванбекберген, Питер; Яковлев, Алекс (1994-06-06). "Базовая реализация вентилей для схем, независимых от скорости". Труды 31-й ежегодной конференции по автоматизации проектирования - DAC '94 . Нью-Йорк, Нью-Йорк, США: Ассоциация вычислительной техники. стр. 56–62. doi : 10.1145/196244.196275 . ISBN 978-0-89791-653-0. S2CID  10431976.
  57. ^ Стародубцев, Н.; Быстров, С.; Гончаров, М.; Клочков, И.; Смирнов, А. (2001). "К синтезу монотонных асинхронных схем из графов переходов сигналов". Труды Второй международной конференции по применению параллелизма в проектировании систем . Ньюкасл-апон-Тайн, Великобритания: IEEE Comput. Soc. стр. 179–188. doi :10.1109/CSD.2001.981775. ISBN 978-0-7695-1071-2. S2CID  39407927.
  58. ^ Стародубцев, Н.; Быстров, С.; Яковлев, А. (2003). "Монотонные схемы с полным подтверждением". Девятый международный симпозиум по асинхронным схемам и системам, 2003. Труды . Ванкувер, Британская Колумбия, Канада: IEEE Comput. Soc. стр. 98–108. doi :10.1109/ASYNC.2003.1199170. ISBN 978-0-7695-1898-5. S2CID  704120.
  59. ^ Хоменко, Виктор; Шефер, Марк; Фоглер, Вальтер; Волловски, Ральф (2009-10-01). «Стратегии разложения STG в сочетании с разворачиванием». Acta Informatica . 46 (6): 433–474. doi :10.1007/s00236-009-0102-y. ISSN  1432-0525. S2CID  9955410.
  60. ^ Соколов, Данил; Быстров, Александр; Яковлев, Алекс (июнь 2007 г.). «Прямое отображение асинхронных контроллеров с малой задержкой из STG». Труды IEEE по автоматизированному проектированию интегральных схем и систем . 26 (6): 993–1009. doi :10.1109/TCAD.2006.884416. ISSN  0278-0070. S2CID  6811851.
  61. ^ Кортаделла, Дж .; Лаваньо, Л.; Ванбекберген, П.; Яковлев, А. (1994). «Проектирование асинхронных схем из поведенческих спецификаций с внутренними конфликтами». Труды симпозиума IEEE 1994 года по передовым исследованиям в области асинхронных схем и систем . Солт-Лейк-Сити, Юта, США: IEEE Comput. Soc. Press. стр. 106–115. doi :10.1109/ASYNC.1994.656296. hdl : 2117/128605 . ISBN 978-0-8186-6210-2. S2CID  14524732.
  62. ^ Лоу, К. С.; Яковлев, А. (1995). "Арбитры Token Ring: Упражнение в асинхронном логическом проектировании с использованием сетей Петри" (PDF) . Ньюкаслский университет .
  63. ^ Соколов, Данил; Хоменко, Виктор; Яковлев, Алекс; Ллойд, Дэвид (май 2018 г.). «Проектирование и проверка скоростно-независимых цепей с арбитражем в Workcraft». 2018 24-й Международный симпозиум IEEE по асинхронным схемам и системам (ASYNC). стр. 30–31. doi :10.1109/ASYNC.2018.00017. ISBN 978-1-5386-5883-3. S2CID  57192066.

Дальнейшее чтение