Гадюка обыкновенная

В электронике сумматор Линга — это особенно быстрый двоичный сумматор, разработанный с использованием уравнений Х. Линга и обычно реализуемый в BiCMOS . Сэмюэл Наффцигер из Hewlett-Packard представил инновационный 64-битный сумматор в 0,5 мкм CMOS на основе уравнений Линга на ISSCC 1996. Задержка сумматора Наффцигера составила менее 1 наносекунды , или 7 FO4 . ^[1]

Уравнения

Сумматор Линга, архитектура Склланского, основание 2, 4 бита

В Borland Turbo Basic 1.1 :

'--- Шаг 0 ------------ Предупреждение ---------------------------------------P00 = A0 ИЛИ B0 '1dt, только начальные CLA и Ling Распространение (не в PPA)G00 = A0 И B0 '1dt, начальная генерация CLA, Ling и PPAD00 = A0 XOR B0 '1dt, только Ling Начальная половина бита генерируется (P0 в PPA)P10 = A1 ИЛИ B1 '1dtG10 = A1 И B1 '1dtD10 = A1 XOR B1 '1dtP20 = A2 ИЛИ B2 '1dtG20 = A2 И B2 '1dtD20 = A2 XOR B2 '1dtP30 = A3 ИЛИ B3 '1dtG30 = A3 И B3 '1dtD30 = A3 XOR B3 '1dt'--- Шаг 1. Распространение и генерация Ling ------LG01 = G00 '1dtLG11 = G10 ИЛИ G00 '2dtLP11 = P10 '1dt, архитектура СкланскиLG21 = G20 '1dt, архитектура СкланскиLP21 = P20 И P10 '2dtLG31 = G30 ИЛИ G20 '2dt'--- Шаг 2, Псевдоперенос Линга (H) ---------------------------H0 = LG01 '1dtH1 = LG11 '2dtH2 = LG21 ИЛИ (LP11 И LG11) '4dt TTL, архитектура Склански' 1дт 1дт 2дтH3 = LG31 ИЛИ (LP21 И LG11) '4dt TTL' 2дт 2дт 2дт'--- Сумма -----------------------------------------S0 = (D00) '1dtS1 = (D10 И 1-H0) ИЛИ ((D10 XOR P00) И H0) '4dt TTLS2 = (D20 И 1-H1) ИЛИ ((D20 XOR P10) И H1) '5dt TTLS3 = (D30 И 1-H2) ИЛИ ((D30 XOR P20) И H2) '7dt TTLS4 = ((P30) И H3) '5dt TTL, S4=C4=Cout^[2]

Сумматор Линга, архитектура Когге-Стоуна, основание 2, 4 бита

'--- Шаг 0 ------------ Предупреждение ---------------------------------------P00 = A0 ИЛИ B0 '1dt, только начальные CLA и Ling Распространение (не в PPA)G00 = A0 И B0 '1dt, начальная генерация CLA, Ling и PPAD00 = A0 XOR B0 '1dt, только Ling Начальная половина бита генерируется (P0 в PPA)P10 = A1 ИЛИ B1 '1dtG10 = A1 И B1 '1dtD10 = A1 XOR B1 '1dtP20 = A2 ИЛИ B2 '1dtG20 = A2 И B2 '1dtD20 = A2 XOR B2 '1dtP30 = A3 ИЛИ B3 '1dtG30 = A3 И B3 '1dtD30 = A3 XOR B3 '1dt'--- Шаг 1 ----------------------------LG01 = G00 '1dt, Генерация ЛингаLP11 = P10 И P00 '2dt, Ling Propagate, архитектура Kogge-StoneLG11 = G10 ИЛИ G00 '2dtLP21 = P20 И P10 '2dtLG21 = G20 ИЛИ G10 '2dt, архитектура Kogge-StoneLG31 = G30 ИЛИ G20 '2dt'--- Шаг 2, Псевдопереноска Линга ----H0 = LG01 '1dtH1 = LG11 '2dtH2 = LG21 ИЛИ (LP11 И LG01) '4dt TTL, архитектура Kogge-Stone' 2дт 2дт 1дтH3 = LG31 ИЛИ (LP21 И LG11) '4dt TTL' 2дт 2дт 2дт'--- Сумма -----------------------------------------S0 = (D00) '1dtS1 = (D10 И 1-H0) ИЛИ ((D10 XOR P00) И H0) '4dt TTLS2 = (D20 И 1-H1) ИЛИ ((D20 XOR P10) И H1) '5dt TTLS3 = (D30 И 1-H2) ИЛИ ((D30 XOR P20) И H2) '7dt TTLS4 = ((P30) И H3) '5dt TTL, S4=C4=Cout^[3]

Ссылки

^ Наффцигер, С. (8–10 февраля 1996 г.). «Проект субнаносекундного 0,5 мкм 64-битного сумматора» (PDF) . Сборник технических документов, Международная конференция IEEE по твердотельным схемам 1996 г. Сан-Франциско. С. 362–363. Архивировано из оригинала (PDF) 10 апреля 2006 г.
^ http://andserkul.narod.ru/R2LSK4.bas ^{[ пустой URL ]}
^ http://andserkul.narod.ru/R2LKS4.bas ^{[ пустой URL ]}

Внешние ссылки

Х. Линг, «Высокоскоростной двоичный параллельный сумматор», IEEE Transactions on Electronic Computers, EC-15, стр. 799-809, октябрь 1966 г.
Х. Линг, «Высокоскоростной двоичный сумматор», IBM J. Res. Dev., т.25, стр. 156-66, 1981.
Р. В. Доран, «Варианты усовершенствованного сумматора с предпросмотром переноса», IEEE Transactions on Computers, том 37, № 9, сентябрь 1988 г.
NT Quach, MJ Flynn, «Высокоскоростное сложение в КМОП», IEEE Transactions on Computers, том 41, № 12, декабрь 1992 г.
С. Наффцигер, «Высокоскоростное сложение с использованием уравнений Линга и динамической КМОП-логики», патент США № 5,719,803, выдан: 17 февраля 1998 г.
Г. Димитракопулос, Д. Николос, «Высокоскоростные параллельные префиксные сумматоры VLSI», Труды IEEE по компьютерам, том 54, № 2, февраль 2005 г.