Пакетный режим (вычисления)

Пакетный режим — это общий термин в электронике, относящийся к любой ситуации, в которой устройство повторно передает данные, не выполняя всех шагов, необходимых для передачи каждого фрагмента данных в отдельной транзакции.

Преимущества

Основное преимущество пакетного режима перед одиночным заключается в том, что пакетный режим обычно увеличивает пропускную способность передачи данных. Любая транзакция шины обычно обрабатывается арбитром, который решает, когда ему следует изменить предоставленные ведущему и ведомым устройствам. В случае пакетного режима обычно более эффективно разрешить ведущему устройству завершить последовательность передачи известной длины.

Общая задержка транзакции данных обычно может быть записана как сумма начальной задержки доступа плюс задержка последовательного доступа.

${\displaystyle \ t_{total}=t_{initial}+t_{sequential}}$

Здесь последовательная задержка одинакова как в одиночном режиме, так и в пакетном режиме, но общая начальная задержка уменьшается в пакетном режиме, поскольку начальная задержка (обычно зависит от FSM для протокола) вызывается только один раз в пакетном режиме. Следовательно, общая задержка пакетной передачи уменьшается и, следовательно, увеличивается пропускная способность передачи данных.

Его также могут использовать ведомые устройства, которые могут оптимизировать свои ответы, если заранее знают, сколько будет передач данных. Типичным примером здесь является DRAM, которая имеет высокую начальную задержку доступа, но последовательный доступ после этого может выполняться с меньшим количеством состояний ожидания. ^[1]

Удары при пакетной передаче

Такт при пакетной передаче — это количество операций записи (или чтения) от ведущего к ведомому, которые происходят непрерывно в транзакции. При пакетной передаче адрес для записи или чтения представляет собой просто инкрементное значение предыдущего адреса. Следовательно, при 4-битной инкрементальной пакетной передаче (запись или чтение), если начальный адрес равен «A», то последовательные адреса будут «A+m», «A+2*m», «A+3*m». '. Аналогично, при 8-битной инкрементальной пакетной передаче (запись или чтение) адреса будут следующими: «A», «A+n», «A+2*n», «A+3*n», «A+4». *n', 'A+5*n', 'A+6*n', 'A+7*n'.

Пример

Вопрос: - Определенный ведущий SoC использует пакетный режим для связи (записи или чтения) со своим подчиненным периферийным устройством. Транзакция содержит 32 передачи записи. Начальная задержка передачи записи составляет 8 нс, а задержка пакетной последовательной передачи — 0,5 нс. Рассчитайте общую задержку для одиночного режима (без пакетного режима), пакетного режима с 4 ударами, пакетного режима с 8 ударами и пакетного режима с 16 ударами. Рассчитайте увеличение коэффициента пропускной способности для каждого пакетного режима.

Сол:-

Общая задержка одиночного режима = num_transfers x (t _{начальная} + t _{последовательная} ) = 32 x (8 + 1x(0,5)) = 32 x 8,5 = 272 нс

Общая задержка одного 4-битного пакетного режима = (t _{начальный} + t _{последовательный} ) = 8 + 4x(0,5) = 10 нс

Для 32 транзакций записи требуются 4-битные передачи = 32/4 = 8.

Следовательно, общая задержка 32 операций записи = 10 x 8 = 80 нс.

Общий коэффициент увеличения пропускной способности при использовании пакетного режима с 4 тактами = задержка в одном режиме/(общая задержка в пакетном режиме) = 272/80 = 3,4

Общая задержка одного 8-битного пакетного режима = (t _{начальный} + t _{последовательный} ) = 8 + 8x(0,5) = 12 нс

Для 32 транзакций записи требуются 8-битные передачи = 32/8 = 4.

Следовательно, общая задержка 32 операций записи = 12 x 4 = 48 нс.

Общий коэффициент увеличения пропускной способности при использовании пакетного режима с 8 тактами = задержка в одном режиме/(общая задержка в пакетном режиме) = 272/48 = 5,7

Общая задержка одного 16-битного пакетного режима = (t _{начальный} + t _{последовательный} ) = 8 + 16x(0,5) = 16 нс

Для 32 транзакций записи требуются 16-битные передачи = 32/16 = 2.

Следовательно, общая задержка 32 операций записи = 16 x 2 = 32 нс.

Общий коэффициент увеличения пропускной способности при использовании пакетного режима с 16 тактами = задержка в одном режиме/(общая задержка в пакетном режиме) = 272/32 = 8,5

Из приведенных выше расчетов можно сделать вывод, что пропускная способность увеличивается с увеличением количества тактов.

Подробности

Обычной причиной использования пакетного режима или использования пакетного режима является увеличение пропускной способности данных . ^[2] Шаги, пропущенные при выполнении транзакции в пакетном режиме, могут включать в себя:

• Ожидание ввода от другого устройства
• Ожидание завершения внутреннего процесса, прежде чем продолжить передачу данных
• Передача информации, которая потребуется для полной транзакции, но которая присуща использованию пакетного режима ^[3]

В случае DMA контроллеру DMA и устройству предоставляется эксклюзивный доступ к шине без перерыва; ЦП также освобождается от обработки прерываний устройства.

Фактический способ работы пакетных режимов варьируется от одного типа устройства к другому; однако устройства, которые имеют своего рода стандартный пакетный режим, включают следующее:

• Оперативная память (ОЗУ), включая EDO , SDRAM , DDR SDRAM и RDRAM ; только последние три необходимы для отправки данных в пакетном режиме в соответствии с отраслевыми стандартами
• Компьютерные шины, такие как обычный PCI , порт ускоренной графики и PCI Express.
• Интерфейсы жесткого диска (HDD), такие как SCSI и IDE

Смотрите также

• Портал электроники

• Асинхронный ввод-вывод
• Очередь команд
• Прямой доступ к памяти (DMA)
• Пакетный порядок SDRAM
• Разброс/сбор ввода/вывода

Рекомендации

1. "Форумы ARM" . Апрель 2019.
2. Спецификация локальной шины PCI, версия 2.2 . Хиллсборо, Орегон : Специальная группа по интересам PCI . 18 декабря 1998 г. с. 82.
3. Спецификация локальной шины PCI, версия 2.2 . Хиллсборо, Орегон : Специальная группа по интересам PCI . 18 декабря 1998 г. с. 29.