Синхронная динамическая память с произвольным доступом с двойной скоростью передачи данных ( DDR SDRAM ) — класс интегральных схем памяти с синхронной динамической памятью с произвольным доступом (SDRAM) с двойной скоростью передачи данных, используемых в компьютерах . DDR SDRAM, также ретроспективно называемая DDR1 SDRAM, была заменена DDR2 SDRAM , DDR3 SDRAM , DDR4 SDRAM и DDR5 SDRAM . Ни одна из ее преемниц не совместима ни напрямую , ни обратно с DDR1 SDRAM, то есть модули памяти DDR2, DDR3, DDR4 и DDR5 не будут работать на материнских платах с DDR1 , и наоборот.
По сравнению с SDRAM с одинарной скоростью передачи данных ( SDR ), интерфейс DDR SDRAM делает возможными более высокие скорости передачи данных за счет более строгого контроля синхронизации электрических данных и тактовых сигналов. Реализации часто должны использовать такие схемы, как контуры фазовой автоподстройки частоты и самокалибровку для достижения требуемой точности синхронизации. [4] [5] Интерфейс использует двойную накачку (передачу данных как по восходящему, так и по нисходящему фронту тактового сигнала ) для удвоения пропускной способности шины данных без соответствующего увеличения тактовой частоты. Одним из преимуществ поддержания низкой тактовой частоты является то, что это снижает требования к целостности сигнала на печатной плате, соединяющей память с контроллером. Название «двойная скорость передачи данных» относится к тому факту, что DDR SDRAM с определенной тактовой частотой достигает почти вдвое большей пропускной способности SDR SDRAM, работающей на той же тактовой частоте, благодаря этой двойной накачке.
При передаче данных по 64 бита за раз DDR SDRAM обеспечивает скорость передачи (в байтах/с) (тактовая частота шины памяти) × 2 (для двойной скорости) × 64 (количество переданных бит) / 8 (количество бит/байт). Таким образом, при частоте шины 100 МГц DDR SDRAM обеспечивает максимальную скорость передачи 1600 МБ/с .
В конце 1980-х годов IBM изобрела DDR SDRAM, создала оперативную память с двойной тактовой частотой и представила свои результаты на Международной конференции по твердотельным схемам в 1990 году. [6] [7]
Samsung выпустила первый коммерческий чип DDR SDRAM (64 Мбит ) в июне 1998 года, [3] вскоре за ним последовала Hyundai Electronics (теперь SK Hynix ) в том же году. [8] Спецификация DDR SDRAM была окончательно утверждена JEDEC в июне 2000 года (JESD79). [9] JEDEC установила стандарты для скоростей передачи данных DDR SDRAM, разделив их на две части. Первая спецификация предназначена для чипов памяти, а вторая — для модулей памяти. Первая материнская плата для ПК, продающаяся в розницу, с использованием DDR SDRAM, была выпущена в августе 2000 года. [10]
.jpg/1280px-Generic_DDR_Memory_(Xytram).jpg)
Для увеличения емкости памяти и пропускной способности чипы объединяются в модуль. Например, 64-битная шина данных для DIMM требует восемь 8-битных чипов, адресуемых параллельно. Несколько чипов с общими адресными линиями называются рангом памяти . Этот термин был введен, чтобы избежать путаницы с внутренними строками и банками чипа . Модуль памяти может иметь более одного ранга. Термин « стороны» также может сбивать с толку, поскольку он неправильно предполагает физическое размещение чипов на модуле. Все ранги подключены к одной и той же шине памяти (адрес + данные). Сигнал выбора чипа используется для подачи команд на определенный ранг.
Добавление модулей к единой шине памяти создает дополнительную электрическую нагрузку на ее драйверы. Чтобы смягчить вызванное этим падение скорости передачи сигналов по шине и преодолеть узкое место памяти , новые чипсеты используют многоканальную архитектуру.
Примечание: Все перечисленные выше элементы определены JEDEC как JESD79F. [12] Все скорости передачи данных RAM между или выше этих перечисленных спецификаций не стандартизированы JEDEC – часто это просто оптимизация производителя с использованием более жестких допусков или перенапряженных чипов. Размеры корпусов, в которых производится DDR SDRAM, также стандартизированы JEDEC.
Между модулями DDR SDRAM нет архитектурной разницы. Модули разработаны для работы на разных тактовых частотах: например, модуль PC-1600 разработан для работы на частоте 100 МГц , а PC-2100 — на частоте 133 МГц . Тактовая частота модуля определяет скорость передачи данных, на которой он гарантированно работает, следовательно, он гарантированно работает на более низких ( недотактовых ) и, возможно, может работать на более высоких ( разгонных ) тактовых частотах, чем те, для которых он был создан. [13]
Модули DDR SDRAM для настольных компьютеров, модули памяти с двухрядным расположением выводов (DIMM) , имеют 184 контакта (в отличие от 168 контактов у SDRAM или 240 контактов у DDR2 SDRAM) и могут отличаться от SDRAM DIMM количеством выемок (DDR SDRAM имеет одну, SDRAM — две). DDR SDRAM для ноутбуков, SO-DIMM , имеют 200 контактов, что соответствует количеству выемок у DDR2 SO-DIMM. Эти две спецификации имеют очень похожие выемки, и необходимо соблюдать осторожность при вставке, если вы не уверены в правильном соответствии. Большинство DDR SDRAM работают при напряжении 2,5 В по сравнению с 3,3 В у SDRAM. Это может значительно снизить энергопотребление. Чипы и модули со стандартом DDR-400/PC-3200 имеют номинальное напряжение 2,6 В.
Стандарт JEDEC № 21–C определяет три возможных рабочих напряжения для 184-контактной DDR, определяемых положением ключевого паза относительно его центральной линии. Страница 4.5.10-7 определяет 2,5 В (слева), 1,8 В (в центре), TBD (справа), а страница 4.20.5–40 назначает 3,3 В для правого положения паза. Ориентация модуля для определения положения ключевого паза следующая: 52 контактных положения слева и 40 контактных положений справа.
Небольшое увеличение рабочего напряжения может увеличить максимальную скорость, но за счет более высокого рассеивания мощности и нагрева, а также риска возникновения неисправностей или повреждений.
Характеристики модуля и микросхемы неразрывно связаны.
Общая емкость модуля является произведением емкости одного чипа и количества чипов. Модули ECC умножают ее на 8 ⁄ 9 , поскольку они используют 1 бит на байт (8 бит) для исправления ошибок. Таким образом, модуль любого конкретного размера может быть собран либо из 32 маленьких чипов (36 для памяти ECC), либо из 16(18) или 8(9) более крупных.
Ширина шины памяти DDR на канал составляет 64 бита (72 для памяти ECC). Общая битовая ширина модуля является произведением бит на чип и количества чипов. Она также равна количеству рангов (строк), умноженному на ширину шины памяти DDR. Следовательно, модуль с большим количеством чипов или использующий ×8 чипов вместо ×4 будет иметь больше рангов.
В этом примере сравниваются различные реальные модули памяти сервера с общим размером 1 ГБ. Определенно следует быть осторожным при покупке модулей памяти объемом 1 ГБ, поскольку все эти вариации могут продаваться под одной ценовой позицией без указания, являются ли они ×4 или ×8, одноранговыми или двухранговыми.
Существует распространенное мнение, что количество рангов модуля равно количеству сторон. Как показывают приведенные выше данные, это не так. Также можно найти 2-сторонние/1-ранговые модули. Можно даже представить себе 1-сторонний/2-ранговый модуль памяти, имеющий 16(18) чипов на одной стороне ×8 каждый, но маловероятно, что такой модуль когда-либо был произведен.
Из бюллетеня JCB-99-70, измененного многочисленными другими бюллетенями Совета директоров, сформулированного под эгидой Комитета JC-42.3 по параметрике DRAM.
Журнал изменений стандарта № 79:
«Этот всеобъемлющий стандарт определяет все необходимые аспекты DDR SDRAM емкостью от 64 Мб до 1 Гб с интерфейсами данных X4/X8/X16, включая характеристики, функциональность, параметры переменного и постоянного тока, корпуса и назначение выводов. Впоследствии эта область применения будет расширена для официального применения к устройствам x32, а также к устройствам с более высокой плотностью».
PC3200 — это DDR SDRAM, разработанная для работы на частоте 200 МГц с использованием чипов DDR-400 с пропускной способностью 3200 МБ/с. Поскольку память PC3200 передает данные как по восходящим, так и по нисходящим фронтам тактовой частоты, ее эффективная тактовая частота составляет 400 МГц.
Модули PC3200 non-ECC объемом 1 ГБ обычно изготавливаются с 16 чипами по 512 Мбит, по 8 с каждой стороны (512 Мбит × 16 чипов) / (8 бит (на байт)) = 1024 МБ. Отдельные чипы, составляющие модуль памяти объемом 1 ГБ, обычно организованы как 2 26 8-битных слов, обычно обозначаемых как 64M×8. Память, изготовленная таким образом, является ОЗУ низкой плотности и обычно совместима с любой материнской платой, определяющей память PC3200 DDR-400. [18] [ необходима цитата ]
DDR (DDR1) была заменена DDR2 SDRAM , которая имела модификации для более высокой тактовой частоты и снова удвоенной пропускной способности, но работала по тому же принципу, что и DDR. Конкуренция с DDR2 была Rambus XDR DRAM . DDR2 доминировала из-за факторов стоимости и поддержки. DDR2, в свою очередь, была заменена DDR3 SDRAM , которая предлагала более высокую производительность для увеличенных скоростей шины и новых функций. DDR3 была заменена DDR4 SDRAM , которая была впервые произведена в 2011 году и чьи стандарты все еще находились в стадии разработки (2012) со значительными архитектурными изменениями.
Глубина буфера предварительной выборки DDR составляет 2 (бита), тогда как DDR2 использует 4. Хотя эффективные тактовые частоты DDR2 выше, чем DDR, общая производительность не была выше в ранних реализациях, в первую очередь из-за высоких задержек первых модулей DDR2. DDR2 начала быть эффективной к концу 2004 года, когда стали доступны модули с меньшими задержками. [19]
Производители памяти заявили, что нецелесообразно массово производить память DDR1 с эффективной скоростью передачи данных свыше 400 МГц (т. е. 400 МТ/с и внешней частотой 200 МГц) из-за внутренних ограничений скорости. DDR2 продолжает там, где останавливается DDR1, используя внутреннюю частоту синхронизации, аналогичную DDR1, но доступна с эффективной скоростью передачи данных 400 МГц и выше. Улучшения DDR3 расширили возможность сохранения внутренней частоты синхронизации при обеспечении более высокой эффективной скорости передачи данных за счет повторного удвоения глубины предварительной выборки.
DDR4 SDRAM — это высокоскоростная динамическая память с произвольным доступом, внутренне сконфигурированная как 16 банков, 4 группы банков с 4 банками для каждой группы банков для ×4/×8 и 8 банков, 2 группы банков с 4 банками для каждой группы банков для ×16 DRAM. DDR4 SDRAM использует архитектуру предварительной выборки 8 n для достижения высокой скорости работы. Архитектура предварительной выборки 8 n объединена с интерфейсом, разработанным для передачи двух слов данных за такт на контактах ввода-вывода. Одна операция чтения или записи для DDR4 SDRAM состоит из одной передачи данных шириной 8 n бит 4 такта на внутреннем ядре DRAM и 8 соответствующих передач данных шириной n бит полутакта на контактах ввода-вывода. [20]
RDRAM была особенно дорогой альтернативой DDR SDRAM, и большинство производителей отказались от ее поддержки в своих чипсетах. Цены на память DDR1 существенно выросли со второго квартала 2008 года, в то время как цены на DDR2 снизились. В январе 2009 года 1 ГБ DDR1 был в 2–3 раза дороже 1 ГБ DDR2. [ необходима цитата ]
MDDR — это аббревиатура, которую некоторые предприятия используют для Mobile DDR SDRAM, типа памяти, используемой в некоторых портативных электронных устройствах, таких как мобильные телефоны , карманные компьютеры и цифровые аудиоплееры . Благодаря технологиям, включающим пониженное напряжение питания и расширенные возможности обновления, Mobile DDR может достигать большей энергоэффективности.