IBM POWER — это архитектура набора команд компьютера (ISA ) с сокращенным набором команд (RISC ), разработанная IBM . Название является аббревиатурой от Performance Optimization With Enhanced RISC . [1]
ISA используется в качестве основы для высокопроизводительных микропроцессоров IBM в 1990-х годах и использовался во многих серверах, мини-компьютерах, рабочих станциях и суперкомпьютерах IBM. Эти процессоры называются POWER1 (RIOS-1, RIOS.9, RSC , RAD6000 ) и POWER2 (POWER2, POWER2+ и P2SC).
ISA превратилась в архитектуру набора команд PowerPC и была признана устаревшей в 1998 году, когда IBM представила процессор POWER3 , который в основном представлял собой 32/64-битный процессор PowerPC , но включал архитектуру IBM POWER для обратной совместимости. Затем от исходной архитектуры IBM POWER отказались. PowerPC превратился в третью Power ISA в 2006 году.
IBM продолжает разрабатывать ядра микропроцессоров PowerPC для использования в своих предложениях специализированных интегральных схем (ASIC). [ нужна цитация ] Многие крупномасштабные приложения встраивают ядра PowerPC.
В 1974 году IBM начала проект, целью которого было создание большой телефонной коммутационной сети с потенциальной способностью обрабатывать не менее 300 вызовов в секунду. Планировалось, что для обработки каждого вызова при сохранении ответа в реальном времени потребуется 20 000 машинных инструкций, поэтому был признан необходимым процессор с производительностью 12 MIPS. [2] Это требование было чрезвычайно амбициозным для того времени, но было понятно, что можно обойтись без большей части сложности современных процессоров, поскольку этой машине нужно будет только выполнять ввод-вывод, переходы, добавление регистров-регистров, перемещение данных. между регистрами и памятью, и ему не понадобятся специальные инструкции для выполнения сложных арифметических действий.
Эта простая философия проектирования, согласно которой каждый шаг сложной операции явно определяется одной машинной инструкцией, а все инструкции должны выполняться за одно и то же постоянное время, позже стала известна как RISC .
К 1975 году проект телефонного коммутатора был закрыт без прототипа. Однако по оценкам моделирования, проведенным в первый год проекта, казалось, что процессор, разработанный для этого проекта, может быть очень многообещающим процессором общего назначения, поэтому работа продолжалась в здании № 801 Исследовательского центра Томаса Дж. Уотсона на проект 801. [2]
В течение двух лет в Исследовательском центре Уотсона исследовались суперскалярные ограничения конструкции 801, такие как возможность реализации конструкции с использованием нескольких функциональных блоков для повышения производительности, аналогично тому, что было сделано в IBM System / 360 Model 91 и CDC 6600 (хотя модель 91 была основана на конструкции CISC), чтобы определить, может ли RISC-машина поддерживать несколько инструкций за цикл или какие конструктивные изменения необходимо внести в конструкцию 801, чтобы обеспечить возможность использования нескольких модулей выполнения. .
Для повышения производительности в Cheetah были отдельные исполнительные блоки ветвления, с фиксированной запятой и с плавающей запятой. [3] [4] В конструкцию 801 было внесено множество изменений, позволяющих использовать несколько исполнительных модулей. Изначально планировалось, что Cheetah будет производиться с использованием технологии биполярной логики с эмиттерной связью (ECL), но к 1984 году дополнительная технология металл-оксид-полупроводник ( CMOS ) позволила повысить уровень интеграции схем, одновременно улучшив характеристики транзисторной логики.
В 1985 году в Исследовательском центре IBM Томаса Дж. Уотсона начались исследования RISC-архитектуры второго поколения, создавшие «архитектуру АМЕРИКА»; [2] В 1986 году IBM Austin начала разработку серии RS/6000 на основе этой архитектуры. [3] [4]
В феврале 1990 года первые компьютеры IBM с набором инструкций POWER назывались «RISC System/6000» или RS/6000 . Эти компьютеры RS/6000 были разделены на два класса: рабочие станции и серверы и, следовательно, представлены как POWERstation и POWERserver. ЦП RS/6000 имел две конфигурации: «RIOS-1» и «RIOS.9» (или, чаще, ЦП « POWER1 »). Конфигурация RIOS-1 имела в общей сложности 10 дискретных микросхем — микросхему кэша инструкций, микросхему с фиксированной запятой, микросхему с плавающей запятой, 4 микросхемы кэша данных, микросхему управления хранилищем, микросхему ввода-вывода и микросхему часов. Более дешевая конфигурация RIOS.9 имела 8 дискретных микросхем - микросхему кэша инструкций, микросхему с фиксированной запятой, микросхему с плавающей запятой, 2 микросхемы кэша данных, микросхему управления хранилищем, микросхему ввода-вывода и микросхему часов.
Однокристальная реализация RIOS, RSC (что означает « Однокристальный RISC »), была разработана для младших моделей RS/6000; первые машины, использующие RSC, были выпущены в 1992 году.
IBM начала разработку процессора POWER2 как преемника POWER1 за два года до создания в 1991 году альянса Apple/IBM/Motorola в Остине, штат Техас. Несмотря на то, что на запуск проекта Apple/IBM/Motorola повлияло отвлечение ресурсов, от запуска POWER2 до поставки системы потребовалось пять лет. Добавив в конструкцию второй блок с фиксированной запятой, второй блок с плавающей запятой и другие улучшения производительности, POWER2 достиг лидерских показателей на момент своего анонса в ноябре 1993 года.
В набор инструкций также были добавлены новые инструкции:
Для поддержки линеек продуктов RS/6000 и RS/6000 SP2 в 1996 году IBM создала собственную группу разработчиков, реализовавшую однокристальную версию POWER2, P2SC («POWER2 Super Chip»), вне альянса Apple/IBM/Motorola в Самый продвинутый и плотный процесс CMOS-6S от IBM. P2SC объединил все отдельные микросхемы кэша инструкций POWER2, фиксированной и плавающей запятой, управления памятью и кэша данных на одном огромном кристалле. На момент своего появления P2SC был самым большим процессором с самым большим количеством транзисторов в отрасли. Несмотря на размер, сложность и усовершенствованный процесс CMOS, первую версию процессора с ленточным выводом удалось отгрузить, и на момент анонса она имела лидирующую производительность с плавающей запятой. P2SC был процессором, использованным в шахматном суперкомпьютере IBM Deep Blue 1997 года, который победил шахматного гроссмейстера Гарри Каспарова . Благодаря своим двойным сложным блокам с плавающей запятой MAF и огромным широким интерфейсам памяти с малой задержкой P2SC был в первую очередь ориентирован на инженерные и научные приложения. В конечном итоге на смену P2SC пришел POWER3, который включал в себя 64-разрядные возможности SMP и полный переход на PowerPC в дополнение к сложным сдвоенным блокам P2SC с плавающей запятой MAF.
Конструкция POWER происходит непосредственно от процессора 801 , который широко считается первым настоящим RISC-процессором. Модель 801 использовалась в ряде приложений внутри оборудования IBM. [2]
Примерно в то же время, когда был выпущен PC/RT, IBM начала проект «Америка» по разработке самого мощного процессора на рынке. Их интересовало прежде всего устранение двух проблем в конструкции 801:
Плавающая запятая стала центром внимания Американского проекта, и IBM смогла использовать новые алгоритмы, разработанные в начале 1980-х годов, которые могли поддерживать 64-битные операции умножения и деления двойной точности за один цикл. Часть конструкции FPU была отделена от декодера инструкций и целочисленных частей, что позволяло декодеру отправлять инструкции как исполнительным блокам FPU, так и ALU ( целочисленным ) одновременно . IBM дополнила это сложным декодером инструкций, который мог извлекать одну инструкцию, декодировать другую и отправлять ее в ALU и FPU одновременно, что привело к созданию одной из первых суперскалярных конструкций ЦП.
В системе использовались 32 32-битных целочисленных регистра и еще 32 64-битных регистра с плавающей запятой, каждый в своем собственном блоке. Филиал также включал в себя ряд «частных» регистров для собственного использования, включая программный счетчик .
Еще одна интересная особенность архитектуры — система виртуальных адресов , которая отображает все адреса в 52-битное пространство. Таким образом, приложения могут совместно использовать память в «плоском» 32-битном пространстве, и все программы могут иметь разные блоки по 32 бита каждый.
Приложение E книги I: Архитектура набора команд пользователя PowerPC [5] Книги по архитектуре PowerPC, версия 2.02 [6] описывает различия между архитектурами набора команд POWER и POWER2 и версией архитектуры набора команд PowerPC, реализованной POWER5.