Основное внимание в этой статье уделяется асинхронному управлению в цифровых электронных системах. [1] [2] В синхронной системе операции ( инструкции , вычисления , логика и т. д.) координируются одним или несколькими централизованными тактовыми сигналами . Асинхронная система , напротив, не имеет глобальных часов. Надежная работа асинхронных систем не зависит от строгого времени прибытия сигналов или сообщений. Координация достигается с помощью архитектуры, управляемой событиями , инициируемой поступлением сетевых пакетов , изменениями (переходами) сигналов, протоколами квитирования и другими методами.
Асинхронные системы, подобно объектно-ориентированному программному обеспечению, обычно состоят из модульных «аппаратных объектов», каждый из которых имеет четко определенные интерфейсы связи . Эти модули могут работать с переменной скоростью, будь то из-за обработки данных, динамического масштабирования напряжения или изменения процесса . Затем модули можно объединить для формирования корректной рабочей системы без привязки к глобальному тактовому сигналу . Обычно достигается низкая мощность , поскольку компоненты активируются только по требованию. Более того, было показано, что несколько асинхронных стилей подходят для синхронизированных интерфейсов и, таким образом, поддерживают дизайн со смешанной синхронизацией. Следовательно, асинхронные системы хорошо отвечают потребностям в методологиях правильного построения при сборке крупномасштабных гетерогенных и масштабируемых систем.
Существует широкий спектр стилей асинхронного проектирования с компромиссом между надежностью и производительностью (и другими параметрами, такими как мощность). Выбор стиля дизайна зависит от цели приложения: надежность/простота проектирования или скорость. В наиболее надежных конструкциях используются « схемы, нечувствительные к задержке », работа которых корректна независимо от задержек на затворе и проводе ; однако с использованием этого стиля можно разработать лишь ограниченные полезные системы. Чуть менее надежными, но гораздо более полезными являются схемы, квазинечувствительные к задержке (также известные как схемы, независимые от скорости), такие как нечувствительный к задержке минтерм-синтез , которые работают правильно независимо от задержек на вентилях ; однако провода в каждой точке разветвления должны быть настроены примерно на равные задержки. Менее надежные, но более быстрые схемы, требующие простых локализованных односторонних ограничений по времени, включают контроллеры , использующие работу в основном режиме (т.е. с требованиями установки/удержания при получении новых входных данных), а также объединенные пути передачи данных, использующие согласованные задержки (см. ниже). В крайнем случае, были предложены высокопроизводительные «схемы с таймером», в которых используются жесткие двусторонние временные ограничения, где тактовую частоту все же можно избежать, но требуется тщательная физическая настройка задержки, например, для некоторых высокоскоростных конвейерных приложений.
Асинхронная связь обычно осуществляется по каналам связи . Связь используется как для синхронизации операций параллельной системы, так и для передачи данных. Простой канал обычно состоит из двух проводов: запроса и подтверждения. В « протоколе четырехфазного установления связи » (или с возвратом к нулю) запрос утверждается компонентом-отправителем, а получатель отвечает, утверждая подтверждение; затем оба сигнала по очереди снимаются. В « протоколе двухфазного установления связи » (или сигнализации перехода) запрашивающая сторона просто переключает значение в канале запроса (один раз), а получатель отвечает, переключая значение в канале подтверждения. Каналы также могут быть расширены для передачи данных.
Асинхронные пути данных обычно кодируются с использованием нескольких схем. В надежных схемах для каждого бита используются два провода или «рельсы», что называется «кодированием с двумя шинами». В этом случае утверждается, что первый рельс передает значение 0, или утверждается, что второй рельс передает значение 1. Утвержденная шина затем сбрасывается в ноль перед передачей следующего значения данных, тем самым указывая состояние «нет данных» или «разделитель». Менее надежная, но широко используемая и практичная схема называется «однорельсовые пакетные данные». Здесь может использоваться одноканальный (т.е. синхронный) функциональный блок с соответствующей задержкой, согласованной в худшем случае . После поступления действительных входных данных сигнал запроса утверждается в качестве входа для согласованной задержки. Когда согласованная задержка выдает результат «готово», блок гарантированно завершает вычисление. Хотя эта схема имеет временные ограничения, они просты, локализованы (в отличие от синхронных систем ) и односторонние, поэтому их обычно легко проверить.
Литература в этой области существует в различных материалах конференций и журналов. Ведущим симпозиумом является IEEE Async Symposium (Международный симпозиум по асинхронным схемам и системам), основанный в 1994 году. С середины 1980-х годов на таких конференциях, как IEEE/ACM Design Automation Conference , IEEE International Conference, также публиковалось множество асинхронных статей. по компьютерному дизайну, Международная конференция IEEE/ACM по компьютерному проектированию , Международная конференция по твердотельным схемам, архивировано 16 марта 2010 г. в Wayback Machine , и Advanced Research in VLSI, а также в ведущих журналах, таких как IEEE Transactions on VLSI. Системы, транзакции IEEE по автоматизированному проектированию интегральных схем и систем и транзакции по распределенным вычислениям.
{{cite book}}: |author=имеет общее название ( справка ) , стр. 255–284, ( Включает указатели на новейшие асинхронные микросхемы, а также описание методов САПР для асинхронных схем управления .)Адаптировано из колонки Стива Новика в электронном бюллетене ACM SIGDA Игоря Маркова.
Оригинальный текст доступен по адресу https://web.archive.org/web/20060624073502/http://www.sigda.org/newsletter/2006/eNews_060115. HTML