Изменение процесса — это естественное изменение характеристик транзисторов (длина, ширина, толщина оксида) при изготовлении интегральных схем . Величина изменения процесса становится особенно выраженной в меньших узлах процесса (<65 нм), поскольку изменение становится большим процентом от полной длины или ширины устройства и поскольку размеры элементов приближаются к фундаментальным размерам, таким как размер атомов и длина волны используемого света для создания шаблонов литографических масок.
Изменение процесса приводит к измеримой и предсказуемой дисперсии выходных характеристик всех схем, но особенно аналоговых схем из-за несоответствия. [1] Если из-за дисперсии измеренная или смоделированная производительность определенной выходной метрики (полоса пропускания, усиление, время нарастания и т. д.) становится ниже или выше спецификации для конкретной схемы или устройства, это снижает общую производительность для этого набора устройств.
Первое упоминание об изменении в полупроводниках принадлежит Уильяму Шокли , одному из изобретателей транзистора, в его анализе пробоя перехода в 1961 году. [2]
Анализ систематических вариаций был выполнен Шеммертом и Циммером в 1974 году в их статье о чувствительности к пороговому напряжению. [3] В этом исследовании рассматривалось влияние толщины оксида и энергии имплантации на пороговое напряжение МОП - устройств.
Источники вариаций включают в себя:
Полупроводниковые литейные заводы проводят анализ изменчивости атрибутов транзисторов (длина, ширина, толщина оксида и т. д.) для каждого нового узла процесса. Эти измерения регистрируются и предоставляются клиентам, таким как компании по производству полупроводников без собственных производственных мощностей. Этот набор файлов обычно называют «файлами моделей» в отрасли, и они используются инструментами EDA для моделирования конструкций.
Обычно модели процессов (например, HSPICE ) включают углы процесса, основанные на условиях Front End Of Line . Они часто центрируются в типичной или номинальной точке и также содержат быстрые и медленные углы , часто разделенные на углы N-типа и P-типа, которые по-разному влияют на нелинейные активные устройства N+/P+. Примерами являются TT для номинальных транзисторов N+ и P+, FF для быстрых транзисторов N+ и P+, FS для быстрых транзисторов N+ и медленных транзисторов P+ и т. д.
При моделировании паразитной проводки ортогональный набор углов процесса часто поставляется с паразитной декой извлечения. (Пример деки извлечения STAR-RC). Эти углы обычно указаны как типичные/номинальные для целевого значения и углы Cbest/Cworst для изменений в: толщине проводника, ширине проводника и толщине оксида проводника, которые приводят к наименьшей/наибольшей емкости на проводке. Часто предоставляется дополнительный угол, называемый RCbest и RCworst, который выбирает параметры проводника, которые приводят к наилучшему (наименьшему) и наихудшему (наибольшему) сопротивлению проводки для толщины и ширины, а затем добавляет толщину оксида, которая добавляет наилучшую (наименьшую) и наихудшую (наибольшую) емкость из-за толщины оксида, поскольку это значение напрямую не коррелирует с сопротивлением проводки.
Разработчики, использующие этот подход, запускают от десятков до тысяч симуляций, чтобы проанализировать, как будут вести себя выходные данные схемы в соответствии с измеренной изменчивостью транзисторов для этого конкретного процесса. Измеренные критерии для транзисторов записываются в файлы моделей, которые предоставляются разработчикам для симуляции их схем перед симуляцией.
Самый простой подход, используемый дизайнерами, — это увеличение размера устройств, чувствительных к несоответствию.
Это используется для уменьшения отклонений, возникающих из-за полировки и т. д. [4]
Для уменьшения шероховатости краев линий используются передовые методы литографии .