stringtranslate.com

Транзисторная логика

В электронике проходная транзисторная логика (PTL) описывает несколько логических семейств , используемых при проектировании интегральных схем . Это уменьшает количество транзисторов, используемых для создания различных логических элементов , за счет исключения избыточных транзисторов. Транзисторы используются в качестве переключателей для передачи логических уровней между узлами схемы, а не в качестве переключателей, подключенных непосредственно к питающему напряжению. [1] Это уменьшает количество активных устройств, но имеет тот недостаток, что разница напряжений между высоким и низким логическими уровнями уменьшается на каждом этапе (поскольку проходные транзисторы обладают некоторым сопротивлением и не обеспечивают восстановление уровня). Каждый последовательно включенный транзистор менее насыщен на выходе, чем на входе. [2] Если несколько устройств соединены последовательно в логический путь, может потребоваться вентиль традиционной конструкции для восстановления напряжения сигнала до полного значения. Напротив, обычная логика КМОП переключает транзисторы так, что выход подключается к одной из шин питания (напоминая схему с открытым коллектором ), поэтому уровни логического напряжения в последовательной цепи не уменьшаются. Для обеспечения адекватной производительности может потребоваться моделирование цепей.

Приложения

Шеститранзисторная ячейка CMOS SRAM . M5 и M6 — двунаправленные транзисторы.
10-транзисторный КМОП- затвор D-защелки , аналогичный тем, что используются в интегральных схемах CD4042 или CD74HC75.

Логика проходных транзисторов часто использует меньше транзисторов, работает быстрее и требует меньше энергии, чем та же функция, реализованная с помощью тех же транзисторов в полностью комплементарной КМОП-логике. [3]

XOR имеет карту Карно наихудшего случая — если она реализована на основе простых вентилей, для нее требуется больше транзисторов, чем для любой другой функции. В те времена, когда транзисторы были более дорогими, разработчики Z80 и многих других микросхем стремились сэкономить несколько транзисторов, реализовав исключающее ИЛИ с использованием логики проходного транзистора, а не простых вентилей. [4]

Основные принципы схем проходных транзисторов

Транзисторы MOSFET представляют собой электронные переключатели , которые включают или выключают путь между стоком и истоком в зависимости от сигнала напряжения на их затворе (например, тактового сигнала в ячейке SRAM или закрытой D-защелке ).

Поскольку проходные транзисторы не обеспечивают восстановление уровня и поскольку их проводящий путь имеет небольшое ненулевое сопротивление, увеличивается RC-задержка для зарядки входной емкости следующего логического каскада (которая включает в себя паразитную емкость в дополнение к емкости затвора следующего каскада) до допустимого уровня. Уровни напряжения с высоким или низким логическим уровнем.

Для обеспечения адекватной производительности может потребоваться моделирование цепей.

Дополнительная транзисторная логика

Некоторые авторы используют термин «логика дополнительных проходных транзисторов» для обозначения стиля реализации логических элементов, в котором используются передающие элементы, состоящие как из проходных транзисторов NMOS, так и из PMOS. [5]

Другие авторы используют термин «комплементарная транзисторная логика» (CPL) для обозначения стиля реализации логических вентилей, где каждый вентиль состоит из сети проходных транзисторов только для NMOS, за которой следует выходной инвертор CMOS. [6] [7] [8]

Другие авторы используют термин «дополнительная транзисторная логика» (CPL) для обозначения стиля реализации логических элементов с использованием двухканального кодирования. Каждый вентиль CPL имеет два выходных провода: положительный сигнал и дополнительный сигнал, что устраняет необходимость в инверторах. [9] [10] [11]

Дополнительная транзисторная логика или «Дифференциальная транзисторная логика» относится к семейству логических схем , которое разработано для определенных преимуществ. Это семейство логики обычно используется для мультиплексоров и триггеров . [ нужна цитата ]

CPL использует последовательные транзисторы для выбора между возможными инвертированными выходными значениями логики, выходной сигнал которой управляет инвертором. Передающие вентили CMOS состоят из nMOS и pMOS транзисторов, соединенных параллельно.

Другие формы

Существуют статические и динамические типы проходной транзисторной логики с разными свойствами в отношении скорости, мощности и работы при низком напряжении. [12] По мере снижения напряжения питания интегральной схемы недостатки проходной транзисторной логики становятся более существенными; пороговое напряжение транзисторов становится большим по сравнению с напряжением питания, что сильно ограничивает количество последовательных каскадов. Поскольку для управления проходными транзисторами часто требуются дополнительные входы, требуются дополнительные логические каскады.

Рекомендации

  1. ^ Сегура, Жауме; Хокинс, Чарльз Ф. (2004). КМОП-электроника: как работает и как выходит из строя . Wiley-IEEE. п. 132. ИСБН 0-471-47669-2.
  2. ^ Максфилд, Клайв (2008). Бибоп под булево буги: нетрадиционный путеводитель по электронике . Ньюнес. стр. 423–6. ISBN 978-1-85617-507-4.
  3. ^ Норимицу Сако. «Патент US7171636: Логическая схема на проходном транзисторе и способ ее проектирования». «В данной области техники известно использование «логической схемы на проходном транзисторе» для уменьшения количества элементов и энергопотребления, а также для повышения скорости работы».
  4. ^ Ширрифф, Кен (2013). «Реверс-инжиниринг Z-80: объяснение кремния для двух интересных ворот».
  5. ^ Да, Гэри К. (2012) [1998]. Практичная конструкция цифровой СБИС с низким энергопотреблением. Спрингер. п. 197. ИСБН 978-1-4615-6065-4.
  6. ↑ Оклобдзия, Вожин Г. (19 декабря 2017 г.). Цифровой дизайн и производство. ЦРК Пресс. стр. 2–39. ISBN 9780849386046.
  7. ^ Яно, Куниаки; Яманака, Тошиаки Яманака; Нисида, Такеши; Сайто, Мицуо; Симохигаси, Кацухиро; Симидзу, Ацуши (1990). «КМОП-умножитель 16x16-b с длительностью 3,8 нс, использующий дополнительную транзисторную логику». Журнал IEEE твердотельных схем . 25 (2): 388–395. Бибкод : 1990IJSSC..25..388Y. дои : 10.1109/4.52161.
  8. ^ Рейндерс, Неле; Деэн, Вим (2015). Проектирование энергоэффективных цифровых схем сверхнизкого напряжения . Аналоговые схемы и обработка сигналов (ACSP). Шпрингер Швейцария. дои : 10.1007/978-3-319-16136-5. ISBN 978-3-319-16135-8. ISSN  1872-082X. LCCN  2015935431.
  9. ^ Чен, Вай-Кай, изд. (2003). Логический дизайн. ЦРК Пресс. стр. 15–7. ISBN 978-0-203-01015-0. ОСЛК  1029500642.
  10. ^ Оклобдзия, Вожин Г., изд. (2001). Справочник по компьютерной инженерии. Тейлор и Фрэнсис. стр. 2-23–2-24. ISBN 978-0-8493-0885-7.
  11. ^ Пал, Аджит (2014). «5.2.3 Семейства проходных транзисторных логических устройств». Схемы и системы СБИС малой мощности. Спрингер. стр. 109–110. ISBN 978-81-322-1937-8.
  12. ^ Леондес, Корнелиус Т. (1995). Системы цифровой обработки сигналов: методы реализации . Эльзевир. п. 2. ISBN 0-12-012768-7.

дальнейшее чтение