Логическое усилие

Метод логических усилий , термин, придуманный Иваном Сазерлендом и Бобом Спроуллом в 1991 году, представляет собой простой метод, используемый для оценки задержки в схеме КМОП . При правильном использовании он может помочь в выборе вентилей для заданной функции (включая количество необходимых каскадов) и определении размеров вентилей для достижения минимально возможной задержки для схемы.

Вывод задержки в логическом вентиле

Задержка выражается в базовой единице задержки, τ = 3RC , задержке инвертора, управляющего идентичным инвертором без какой-либо дополнительной емкости, добавляемой межсоединениями или другими нагрузками; безразмерное число, связанное с этим, известно как нормализованная задержка . (Некоторые авторы предпочитают определять базовую единицу задержки как разветвление 4-х задержек — задержки, когда один инвертор управляет четырьмя идентичными инверторами). Тогда абсолютная задержка определяется просто как произведение нормализованной задержки вентиля d и τ :

${\displaystyle d_{abs}=d\cdot \tau }$

В типичном процессе 600 нм τ составляет около 50 пс. Для процесса 250 нм τ составляет около 20 пс. В современных 45-нм процессах задержка составляет примерно 4–5 пс.

Нормализованная задержка в логическом вентиле может быть выражена как сумма двух основных членов: нормализованная паразитная задержка p ( которая является внутренней задержкой вентиля и может быть найдена, если рассматривать вентиль без нагрузки) и усилие каскада f . (что зависит от нагрузки, как описано ниже). Следовательно,

${\displaystyle d=f+p}$

Усилия каскада делятся на две составляющие: логическое усилие g , которое представляет собой отношение входной емкости данного затвора к емкости инвертора, способного выдавать тот же выходной ток (и, следовательно, является константой для определенного класса затвора и может быть описан как отражающий внутренние свойства затвора), а также электрическое усилие h , которое представляет собой отношение входной емкости нагрузки к емкости затвора. Обратите внимание, что «логическое усилие» не учитывает нагрузку, и поэтому у нас есть термин «электрическое усилие», которое учитывает нагрузку. Тогда сценическое усилие просто:

${\displaystyle f=gh}$

Объединение этих уравнений дает базовое уравнение, которое моделирует нормализованную задержку через один логический элемент:

${\displaystyle d=gh+p}$

Порядок расчета логических усилий одного этапа

КМОП-инверторы на критическом пути обычно проектируются с гаммой, равной 2. Другими словами, pFET инвертора имеет двойную ширину (и, следовательно, удвоенную емкость), чем nFET инвертора, чтобы примерно получить то же сопротивление pFET , что и сопротивление nFET, чтобы получить примерно равный ток повышения и понижения тока. ^{[1] [2]}

Выбирайте размеры для всех транзисторов так, чтобы выходной сигнал затвора был равен выходному сигналу инвертора, построенного из PMOS размера 2 и NMOS размера 1.

Выходной привод вентиля равен минимальному (по всем возможным комбинациям входов) выходному приводу вентиля для этого входа.

Выходной привод вентиля для данного входа равен приводу его выходного узла.

Привод в узле равен сумме приводов всех транзисторов, которые включены и чьи исток или сток находятся в контакте с рассматриваемым узлом. PMOS-транзистор включается, когда напряжение на его затворе равно 0. NMOS-транзистор включается, когда напряжение на его затворе равно 1.

После выбора размеров логическое усилие выхода затвора представляет собой сумму ширин всех транзисторов, исток или сток которых контактирует с выходным узлом. Логическое усилие каждого входа на затвор представляет собой сумму ширин всех транзисторов, затвор которых находится в контакте с этим входным узлом.

Логическое усилие всего вентиля — это отношение его выходного логического усилия к сумме входных логических усилий.

Многокаскадные логические сети

Главное преимущество метода логических усилий состоит в том, что его можно быстро распространить на схемы, состоящие из нескольких этапов. Общая нормализованная задержка на пути D может быть выражена через общее усилие на пути F и паразитную задержку на пути P (которая представляет собой сумму отдельных паразитных задержек):

${\displaystyle D=NF^{1/N}+P}$

Усилие пути выражается через логическое усилие пути G (произведение отдельных логических усилий вентилей) и электрическое усилие пути H (отношение нагрузки пути к его входной емкости).

Для путей, где каждые ворота управляют только одним дополнительным воротами (т. е. следующими воротами на пути),

${\displaystyle F=GH}$

Однако для схем, которые разветвляются, необходимо учитывать дополнительное усилие ветвления b ; это отношение общей емкости, управляемой затвором, к емкости на интересующем пути:

${\displaystyle b={\frac {C_{onpath}+C_{offpath}}{C_{onpath}}}}$

Это дает усилие ветвления пути B , которое является продуктом усилий ветвления на отдельных этапах; общее усилие на пути тогда равно

${\displaystyle F=GHB}$

Видно, что b = 1 для ворот, управляющих только одним дополнительным воротом, что фиксирует B = 1 и приводит к сокращению формулы до более ранней версии без ветвления.

Минимальная задержка

Можно показать, что в многокаскадных логических сетях минимально возможная задержка на определенном пути может быть достигнута при проектировании схемы таким образом, чтобы усилия каскада были равны. Для данной комбинации ворот и известной нагрузки все B , G и H фиксированы, что приводит к фиксированию F ; следовательно, размеры отдельных ворот должны быть такими, чтобы усилия на отдельных этапах были

${\displaystyle f=F^{1/N}}$

где N — количество каскадов в схеме.

Примеры

Задержка в инверторе

Инверторная схема КМОП.

По определению логическое усилие g инвертора равно 1. Если инвертор приводит в действие эквивалентный инвертор, электрическое усилие h также равно 1.

Паразитная задержка p инвертора также равна 1 (ее можно найти, рассматривая модель задержки инвертора Элмора).

Следовательно, общая нормированная задержка инвертора, управляющего эквивалентным инвертором, равна

${\displaystyle d=gh+p=(1)(1)+1=2}$

Задержка в воротах NAND и NOR

Логическое усилие вентиля И-НЕ с двумя входами рассчитывается как g = 4/3, поскольку вентиль И-НЕ с входной емкостью 4 может управлять тем же током, что и инвертор с входной емкостью 3. -входной вентиль ИЛИ-НЕ имеет значение g = 5/3. Из-за меньших логических затрат вентили И-НЕ обычно предпочтительнее вентилей ИЛИ-НЕ.

Для больших ворот логическое решение выглядит следующим образом:

Нормализованная паразитная задержка вентилей И-НЕ и ИЛИ-НЕ равна количеству входов.

Следовательно, нормализованная задержка вентиля И-НЕ с двумя входами, управляющего своей идентичной копией (такой, что электрическое усилие равно 1), равна

${\displaystyle d=gh+p=(4/3)(1)+2=10/3}$

а для вентиля ИЛИ-НЕ с двумя входами задержка равна

${\displaystyle d=gh+p=(5/3)(1)+2=11/3}$

Рекомендации

1. Бакос, Джейсон Д. «Основы проектирования микросхем СБИС». Университет Южной Каролины. п. 23. Архивировано из оригинала 8 ноября 2011 года . Проверено 8 марта 2011 г.
2. Дилен, М.; Теувен, JFM (1987). Оптимальная структура КМОП для проектирования библиотеки ячеек . п. 11. Бибкод : 1987cmos.rept.....D.

дальнейшее чтение

• Сазерленд, Иван Э.; Спроролл, Роберт Ф.; Харрис, Дэвид Ф. (1999). Логическое усилие: проектирование быстрых КМОП-схем. Морган Кауфманн. ISBN 1-55860-557-6.
• Весте, Нил Х.Э.; Харрис, Дэвид (2011). Проектирование СБИС КМОП: взгляд на схемы и системы, 3-е изд. Пирсон/Аддисон-Уэсли. ISBN 978-0-321-54774-3.