stringtranslate.com

Изоляция мелкой траншеи

Масштабирование изоляции с размером транзистора. Шаг изоляции — это сумма ширины транзистора и расстояния изоляции траншеи. По мере уменьшения шага изоляции эффект узкой ширины канала становится более очевидным.
Процесс изготовления неглубокой траншейной изоляции современных интегральных схем в поперечных сечениях.

Изоляция мелкой траншеи ( STI ), также известная как метод изоляции короба , является особенностью интегральной схемы , которая предотвращает утечку электрического тока между соседними компонентами полупроводникового устройства . STI обычно используется на узлах технологического процесса КМОП размером 250 нанометров и меньше. Более старые технологии КМОП и не-МОП технологии обычно используют изоляцию на основе LOCOS . [1]

STI создается на ранней стадии процесса изготовления полупроводниковых приборов , до формирования транзисторов. Ключевые этапы процесса STI включают травление рисунка канавок в кремнии, осаждение одного или нескольких диэлектрических материалов (например, диоксида кремния ) для заполнения канавок и удаление избытка диэлектрика с помощью такой техники, как химико-механическая планаризация . [2]

Некоторые технологии производства полупроводников также включают в себя изоляцию глубоких канавок, родственную особенность, часто встречающуюся в аналоговых интегральных схемах .

Эффект края траншеи привел к тому, что недавно было названо «эффектом обратного узкого канала» [3] или «эффектом обратного узкого диапазона». [4] В основном, из-за усиления электрического поля на краю легче сформировать проводящий канал (путем инверсии) при более низком напряжении. Пороговое напряжение эффективно снижается для более узкой ширины транзистора. [5] [6] Основной проблемой для электронных устройств является результирующий подпороговый ток утечки , который существенно больше после снижения порогового напряжения.

Поток процесса

Смотрите также

Ссылки

  1. ↑ Quirk, Michael & Julian Serda (2001). Технология производства полупроводников: Руководство для инструкторов. Архивировано 28 сентября 2007 г. в Wayback Machine , стр. 25.
  2. ^ [1]
  3. ^ Jung, Jong-Wan; Kim, Jong-Min; Son, Jeong-Hwan; Lee, Youngjong (30 апреля 2000 г.). «Зависимость эффекта подпорогового горба и обратного узкого канала от длины затвора путем подавления переходной усиленной диффузии на краю изоляции траншеи». Японский журнал прикладной физики . 39 (часть 1, № 4B): 2136–2140. Bibcode : 2000JaJAP..39.2136J. doi : 10.1143/JJAP.39.2136.
  4. ^ A. Chatterjee et al., IEDM 1996. (объявление о конференции) Chatterjee, A.; Esquivel, J.; Nag, S.; Ali, I.; Rogers, D.; Taylor, K.; Joyner, K.; Mason, M.; Mercer, D.; Amerasekera, A.; Houston, T.; Chen, I.-C. (1996), "Исследование изоляции неглубокой канавки для технологий CMOS 0,25/0,18 мкм и более", Симпозиум по технологии СБИС 1996 года. Сборник технических статей , стр. 156–157, doi :10.1109/VLSIT.1996.507831, ISBN 0-7803-3342-X, S2CID  27288482
  5. ^ Pretet, J; Ioannou, D; Subba, N; Cristoloveanu, S; Maszara, W; Raynaud, C (ноябрь 2002 г.). «Эффекты узкого канала и их влияние на статические и плавающие характеристики STI- и LOCOS-изолированных SOI MOSFET». Solid-State Electronics . 46 (11): 1699–1707. Bibcode : 2002SSEle..46.1699P. doi : 10.1016/S0038-1101(02)00147-8.
  6. ^ Ли, Юнг-Хуэй; Линтон, Том; Ву, Кен; Милке, Нил (май 2001 г.). «Влияние края траншеи на надежность pMOSFET». Надежность микроэлектроники . 41 (5): 689–696. doi :10.1016/S0026-2714(01)00002-6.

Внешние ссылки

  • в
  • т
  • е