stringtranslate.com

Пакет на пакете

Упаковка в упаковке ( PoP ) — метод упаковки интегральных схем для вертикального объединения дискретной логики и корпусов BGA ( Big-матрица памяти ). Два или более корпусов устанавливаются друг на друга, т. е. укладываются друг на друга, со стандартным интерфейсом для маршрутизации сигналов между ними. Это позволяет повысить плотность компонентов в таких устройствах, как мобильные телефоны , персональные цифровые помощники (PDA) и цифровые камеры , за счет немного более высоких требований к высоте. Стеки с более чем 2 корпусами встречаются редко из-за соображений рассеивания тепла.

Конфигурация

Для PoP существуют две широко используемые конфигурации:

Типичный стек PoP логики и памяти, распространенный в SoC мобильных телефонов или модемах с базовой полосой с 2005 года.

Во время сборки печатной платы нижний пакет PoP-стека размещается непосредственно на печатной плате, а другой пакет(ы) стека укладываются сверху. Пакеты PoP-стека прикрепляются друг к другу (и к печатной плате) во время пайки оплавлением .

Преимущества

Технология «упаковка в упаковке» пытается объединить преимущества традиционной упаковки с преимуществами методов штамповки , избегая при этом их недостатков.

Традиционная упаковка помещает каждый кристалл в свой собственный корпус, корпус, разработанный для обычных методов сборки печатных плат, которые размещают каждый корпус непосредственно на печатной плате бок о бок. Методы 3D-системы укладки кристаллов в корпусе (SiP) укладывают несколько кристаллов в один корпус, что имеет ряд преимуществ, но также и некоторые недостатки по сравнению с традиционной сборкой печатных плат.

В технологиях встроенных PoP чипы встраиваются в подложку на дне корпуса. Эта технология PoP позволяет создавать корпуса меньшего размера с более короткими электрическими соединениями и поддерживается такими компаниями, как Advanced Semiconductor Engineering (ASE). [1]

Преимущества по сравнению с традиционной упаковкой изолированных чипов

Наиболее очевидным преимуществом является экономия места на материнской плате. PoP использует гораздо меньше места на печатной плате, почти столько же, сколько и пакеты с многослойными кристаллами.

С точки зрения электричества PoP предлагает преимущества, сводя к минимуму длину дорожек между различными взаимодействующими частями, такими как контроллер и память. Это обеспечивает лучшую электрическую производительность устройств, поскольку более короткая маршрутизация соединений между цепями обеспечивает более быстрое распространение сигнала и снижение шума и перекрестных помех.

Преимущества по сравнению с укладкой чипов

Между изделиями с многослойной матрицей и многослойной упаковкой существует несколько ключевых различий.

Главное финансовое преимущество упаковки на упаковке заключается в том, что запоминающее устройство отделено от логического устройства. Поэтому это дает PoP все те же преимущества, которые традиционная упаковка имеет над продуктами с уложенными кристаллами:

стандартизация JEDEC

Другие имена

Пакет на пакете также известен под другими названиями:

История

В 2001 году исследовательская группа Toshiba , в которую входили T. Imoto, M. Matsui и C. Takubo, разработала процесс соединения пластин «System Block Module» для производства корпусов 3D-интегральных схем (3D IC). [4] [5] Самое раннее известное коммерческое использование 3D-чипа «корпус-на-корпусе» было в портативной игровой консоли PlayStation Portable (PSP) от Sony , выпущенной в 2004 году. Аппаратное обеспечение PSP включает в себя память eDRAM (встроенная DRAM ), произведенную Toshiba в 3D-корпусе с двумя кристаллами, установленными вертикально. [6] В то время Toshiba называла это «полувстроенной DRAM», а затем назвала это решением «кристалл-на-кристалле» (CoC). [6] [7]

В апреле 2007 года Toshiba выпустила на рынок восьмислойный 3D-чип, встроенный чип флэш-памяти NAND THGAM объемом 16 ГБ , который был изготовлен из восьми сложенных друг на друга чипов флэш-памяти NAND объемом 2 ГБ. [8] В том же месяце Стивен М. Поуп и Рубен К. Зета из Maxim Integrated подали заявку на патент США 7,923,830 («Модуль безопасности «упаковка-на-упаковке», имеющий сетку защиты от несанкционированного доступа в подложке верхнего пакета») . [9] В сентябре 2007 года Hynix Semiconductor представила технологию 24-слойной 3D-упаковки с чипом флэш-памяти объемом 16 ГБ, который был изготовлен из 24 сложенных друг на друга чипов флэш-памяти NAND с использованием процесса соединения пластин. [10]    

Ссылки

  1. ^ LaPedus, Mark (2014-06-19). "Рынок мобильных корпусов нагревается". Semiconductor Engineering . Получено 28-04-2016 .
  2. ^ Томас, Глен. "Package-on-Package Flux". Indium Corporation . Получено 2015-07-30 .
  3. ^ Amkor Technology. "Пакет на пакете (PoP | PSfvBGA | PSfcCSP | TMV® PoP)" . Получено 2015-07-30 .
  4. ^ Гарру, Филипп (6 августа 2008 г.). "Введение в 3D-интеграцию". Справочник по 3D-интеграции: технология и применение 3D-интегральных схем (PDF) . Wiley-VCH . стр. 4. doi :10.1002/9783527623051.ch1. ISBN 9783527623051.
  5. ^ Имото, Т.; Мацуи, М.; Такубо, К.; Акедзима, С.; Кария, Т.; Нишикава, Т.; Эномото, Р. (2001). «Разработка трехмерного модульного пакета, «модуль системного блока»». Конференция по электронным компонентам и технологиям (51). Институт инженеров электротехники и электроники : 552–7.
  6. ^ ab Джеймс, Дик (2014). "3D ИС в реальном мире". 25-я ежегодная конференция SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014) . стр. 113–119. doi :10.1109/ASMC.2014.6846988. ISBN 978-1-4799-3944-2. S2CID  42565898.
  7. ^ "System-in-Package (SiP)". Toshiba . Архивировано из оригинала 3 апреля 2010 . Получено 3 апреля 2010 .
  8. ^ "TOSHIBA COMMERCIALISES INDUSTRY'S HIGH-CAPACITY EMBEDDED NAND FLASH MEMORY FOR MOBILE CONSUMER PRODUCTS". Toshiba . 17 апреля 2007 г. Архивировано из оригинала 23 ноября 2010 г. Получено 23 ноября 2010 г.
  9. ^ "Патент США US 7,923,830 B2" (PDF) . 2011-04-12 . Получено 2015-07-30 .
  10. ^ "Hynix удивляет индустрию чипов NAND". Korea Times . 5 сентября 2007 г. Получено 8 июля 2019 г.

Дальнейшее чтение