Простое программируемое логическое устройство ( SPLD ) — это программируемое логическое устройство , сложность которого ниже, чем у сложного программируемого логического устройства (CPLD) .
Термин обычно относится к таким устройствам, как ПЗУ , PAL , PLA и GAL .
Простые программируемые логические устройства (SPLD) — это самые простые, самые маленькие и самые дешевые формы программируемых логических устройств. SPLD можно использовать в платах для замены стандартных логических компонентов (вентилей И, ИЛИ и НЕ), таких как ТТЛ серии 7400.
Они обычно включают от 4 до 22 полностью соединенных макроячеек. Эти макроячейки обычно состоят из некоторой комбинаторной логики (например, вентилей И ИЛИ) и триггера. Другими словами, в каждой макроячейке можно построить небольшое логическое уравнение Буля. Это уравнение объединит состояние некоторого количества двоичных входов в двоичный выход и, при необходимости, сохранит этот выход в триггере до следующего фронта тактового импульса. Конечно, особенности доступных логических вентилей и триггеров специфичны для каждого производителя и семейства продуктов. Но общая идея всегда одна и та же.
Большинство SPLD используют либо предохранители, либо ячейки энергонезависимой памяти ( EPROM , EEPROM , Flash и другие) для определения функциональности.
Эти устройства также известны как:
PLD часто используются для декодирования адресов, где они имеют несколько явных преимуществ по сравнению с заменяемыми ими TTL-частями серии 7400: Один чип требует меньше площади платы, мощности и проводки, чем несколько. Конструкция внутри чипа гибкая, поэтому изменение логики не требует перемонтажа платы. Вместо этого простая замена одного PLD на другую часть, запрограммированную с новой конструкцией, может изменить логику декодирования.
Ферджалла, Мохаммед (2011). "1.7 Простые программируемые логические устройства". Введение в цифровые системы: моделирование, синтез и имитация с использованием VHDL. John Wiley & Sons. ISBN 9780470900550. {{cite book}}: |website=проигнорировано ( помощь )