Процессор набора инструкций, специфичных для конкретного приложения

Процессор с набором инструкций, настроенным (оптимизированным) под конкретную задачу

Процессор с набором инструкций, специфичным для приложения ( ASIP ), — это компонент, используемый в системе на кристалле . Архитектура набора инструкций ASIP разработана с учетом преимуществ конкретного приложения. Эта специализация ядра обеспечивает компромисс между гибкостью центрального процессора общего назначения (ЦП) и производительностью интегральной схемы, специфичной для приложения (ASIC).

Некоторые ASIP имеют настраиваемый набор инструкций. Обычно эти ядра делятся на две части: статическую логику, которая определяет минимальную архитектуру набора инструкций (ISA), и настраиваемую логику, которая может использоваться для разработки новых инструкций. Настраиваемая логика может быть запрограммирована либо в полевых условиях аналогично программируемой пользователем вентильной матрице (FPGA), либо во время синтеза чипа. ASIP имеют два способа генерации кода: либо через перенастраиваемый генератор кода, либо через перенастраиваемый генератор компилятора. Перенастраиваемый генератор кода использует приложение, ISA и шаблон архитектуры для создания генератора кода для объектного кода. Перенастраиваемый генератор компилятора использует только ISA и шаблон архитектуры в качестве основы для создания компилятора. Затем код приложения будет использоваться компилятором для создания объектного кода. ^[1]

ASIP могут использоваться в качестве альтернативы аппаратным ускорителям для обработки сигналов основной полосы частот ^[2] или видеокодирования. ^[3] Традиционные аппаратные ускорители для этих приложений страдают от негибкости. Очень сложно повторно использовать аппаратный тракт данных с рукописными конечными автоматами (FSM). Перенастраиваемые компиляторы ASIP помогают проектировщику обновлять программу и повторно использовать тракт данных. Обычно проектирование ASIP более или менее зависит от потока инструментов, поскольку проектирование процессора с нуля может быть очень сложным. Один из подходов заключается в описании процессора с использованием языка высокого уровня, а затем в автоматической генерации набора программных инструментов ASIP. ^[4]

Примеры

Архитектура набора инструкций RISC-V (ISA) обеспечивает минимальные базовые наборы инструкций, которые могут быть расширены дополнительными инструкциями, специфичными для приложения. ^[5] Базовые наборы инструкций обеспечивают упрощенный поток управления, память и арифметические операции над регистрами. Ее модульная конструкция позволяет расширять базовые инструкции для стандартных операций, специфичных для приложения, таких как целочисленное умножение/деление (M), операции с плавающей точкой одинарной точности (F) или манипуляция битами (B). Для нестандартных расширений инструкций пространство кодирования ISA разделено на три части: стандартную, зарезервированную и пользовательскую. Пользовательское пространство кодирования используется для расширений, специфичных для поставщика.

Смотрите также

• Специализированная интегральная схема
• Система на чипе
• Цифровой сигнальный процессор

Ссылки

1. Джейн, МК; Балакришнан, М.; Кумар, А. (2001). «Методологии проектирования ASIP: Обзор и проблемы». VLSI Design 2001. Четырнадцатая международная конференция по проектированию СБИС . Бангалор, Индия: IEEE Comput. Soc. стр. 76–81. doi :10.1109/ICVD.2001.902643. ISBN 978-0-7695-0831-3. S2CID  14053636.
2. Шахабуддин, Шахриар и др., «Проект векторного процессора с транспортным триггером для турбодекодирования», Springer Journal of Analog Integrated Circuits and Signal Processing, март 2014 г.
3. Хаутала, Илкка и др. «Программируемая архитектура маломощного многоядерного сопроцессора для внутриконтурной фильтрации HEVC/H.265» в IEEE Transactions on Circuits and Systems for Video Technology, ноябрь 2014 г.
4. Масарик, UML в дизайне ASIP, Труды IFAC, тома 39(17):209-214, сентябрь 2006 г.
5. Крсте, КАЛИФОРНИЙСКИЙ УНИВЕРСИТЕТ БЕРКЛИ, КАФЕДРА ЭЛЕКТРОТЕХНИКИ И КОМПЬЮТЕРНЫХ НАУК Уотерман, Эндрю Ли, Юнсуп Паттерсон, Дэвид А. Асанови (6 мая 2014 г.). Руководство по набору инструкций RISC-V. Том 1: ISA уровня пользователя, версия 2.0. OCLC  913589579.{{cite book}}: CS1 maint: несколько имен: список авторов ( ссылка )

Литература

• Дейк Лю (2008). Проектирование встроенного процессора DSP: процессоры с набором инструкций, специфичным для приложений . MA: Elsevier Mogan Kaufmann. ISBN 978-0-12-374123-3.
• Оливер Шлибуш; Генрих Мейр; Райнер Лейперс (2007). Оптимизированный синтез ASIP на основе моделей языка описания архитектуры . Дордрехт: Спрингер. ISBN 978-1-4020-5685-7.
• Паоло Йенне, Райнер Лейперс (ред.) (2006). Настраиваемые встроенные процессоры . Сан-Матео, Калифорния: Morgan Kaufmann. ISBN 978-0-12-369526-0. {{cite book}}: |author=имеет общее название ( помощь )
• Маттиас Грис, Курт Койцер (ред.) (2005). Создание ASIP: методология мескаля . Нью-Йорк: Спрингер. ISBN 978-0-387-26057-0. {{cite book}}: |author=имеет общее название ( помощь )

Внешние ссылки

• TTA-Based Codedesign Environment (TCE) — набор инструментов с открытым исходным кодом (лицензия MIT) для проектирования процессоров TTA для конкретных приложений.