В цифровых схемах логический уровень — это одно из конечного числа состояний , в которых может находиться цифровой сигнал . Логические уровни обычно представляются разностью напряжений между сигналом и землей , хотя существуют и другие стандарты. Диапазон уровней напряжения, представляющих каждое состояние, зависит от используемого семейства логики . Для обеспечения совместимости между различными схемами можно использовать преобразователь логического уровня .
В двоичной логике два уровня — это логический высокий и логический низкий , которые обычно соответствуют двоичным числам 1 и 0 соответственно или значениям истинности true и false соответственно. Сигналы с одним из этих двух уровней могут использоваться в булевой алгебре для проектирования или анализа цифровых схем.
Использование либо более высокого, либо более низкого уровня напряжения для представления любого логического состояния является произвольным. Два варианта — активный высокий ( положительная логика ) и активный низкий ( отрицательная логика ). Активно-высокое и активно-низкое состояния могут быть смешаны по желанию: например, интегральная схема памяти только для чтения может иметь сигнал выбора чипа, который является активно-низким, но биты данных и адреса традиционно являются активно-высокими. Иногда логическая конструкция упрощается путем инвертирования выбора активного уровня (см. законы Де Моргана ).
Имя сигнала активного низкого уровня исторически пишется с чертой над ним, чтобы отличить его от сигнала активного высокого уровня. Например, имя Q , читаемое как Q bar или Q not , представляет сигнал активного низкого уровня. Обычно используются следующие соглашения:
Многие управляющие сигналы в электронике являются сигналами с активным низким уровнем [2] (обычно линии сброса, линии выбора микросхемы и т. д.). Семейства логики, такие как TTL, могут отводить больше тока, чем могут отдавать, поэтому увеличивается разветвление и помехоустойчивость . Это также позволяет использовать логику проводного ИЛИ , если логические вентили являются открытыми коллекторами / открытыми стоками с подтягивающим резистором. Примерами этого являются шина I²C , шина CAN и шина PCI .
Некоторые сигналы имеют значение в обоих состояниях, и обозначения могут указывать на это. Например, обычно линия чтения/записи обозначается как R/ W , что указывает на то, что сигнал высокий в случае чтения и низкий в случае записи.
Два логических состояния обычно представлены двумя разными напряжениями, но два разных тока используются в некоторых логических сигналах, таких как цифровой интерфейс токовой петли и логика токового режима . Для каждого семейства логики указаны высокие и низкие пороги. Если ниже нижнего порога, сигнал низкий . Если выше верхнего порога, сигнал высокий . Промежуточные уровни не определены, что приводит к поведению схемы, сильно зависящему от реализации.
Обычно допускается некоторая толерантность в используемых уровнях напряжения; например, от 0 до 2 вольт может представлять логический 0, а от 3 до 5 вольт — логическую 1. Напряжение от 2 до 3 вольт будет недействительным и возникнет только в состоянии неисправности или во время перехода логического уровня. Однако немногие логические схемы могут обнаружить такое состояние, и большинство устройств будут интерпретировать сигнал просто как высокий или низкий неопределенным или специфичным для устройства образом. Некоторые логические устройства включают входы триггера Шмитта , поведение которых гораздо лучше определено в пороговой области и имеют повышенную устойчивость к небольшим изменениям входного напряжения. Задача разработчика схемы состоит в том, чтобы избегать обстоятельств, которые создают промежуточные уровни, так чтобы схема вела себя предсказуемо.
Почти все цифровые схемы используют постоянный логический уровень для всех внутренних сигналов. Однако этот уровень варьируется от одной системы к другой. Для соединения любых двух логических семейств часто требовались специальные методы, такие как дополнительные подтягивающие резисторы или специально разработанные интерфейсные схемы, известные как преобразователи уровня. Преобразователь уровня соединяет одну цифровую схему, которая использует один логический уровень, с другой цифровой схемой, которая использует другой логический уровень. Часто используются два преобразователя уровня, по одному в каждой системе: драйвер линии преобразует внутренние логические уровни в стандартные уровни линии интерфейса; приемник линии преобразует уровни интерфейса во внутренние уровни напряжения.
Например, уровни TTL отличаются от уровней CMOS . Как правило, выход TTL не поднимается достаточно высоко, чтобы быть надежно распознанным как логическая 1 входом CMOS, особенно если он подключен только к входу CMOS с высоким входным сопротивлением, который не является источником значительного тока. Эта проблема была решена изобретением семейства устройств 74HCT, которое использует технологию CMOS, но входные логические уровни TTL. Эти устройства работают только с источником питания 5 В.
Хотя и редко, троичные компьютеры оценивают трехзначную или троичную логику с основанием 3 , используя 3 уровня напряжения.
В трехпозиционной логике выходное устройство может находиться в одном из трех возможных состояний: 0, 1 или Z, причем последнее означает высокий импеданс . Это не уровень напряжения или логики, а означает, что выход не управляет состоянием подключенной цепи.
Четырехзначная логика добавляет четвертое состояние, X ( неважно ), что означает, что значение сигнала неважно и не определено. Это означает, что вход не определен, или выходной сигнал может быть выбран для удобства реализации (см. Карта Карно § Неважно ).
IEEE 1164 определяет 9 логических состояний для использования в автоматизации электронного проектирования . Стандарт включает в себя сильные и слабые сигналы, высокое сопротивление и неизвестные и неинициализированные состояния.
В твердотельных запоминающих устройствах многоуровневая ячейка хранит данные, используя несколько напряжений. Хранение n бит в одной ячейке требует, чтобы устройство надежно различало 2 n различных уровней напряжения.
Цифровые линейные коды могут использовать более двух состояний для более эффективного кодирования и передачи данных. Примерами служат альтернативная инверсия меток и 4B3T из телекоммуникаций, а также варианты амплитудно-импульсной модуляции, используемые Ethernet по витой паре . Например, 100BASE-TX использует кодирование MLT-3 с тремя дифференциальными уровнями напряжения (−1 В, 0 В, +1 В), тогда как 1000BASE-T кодирует данные с использованием пяти дифференциальных уровней напряжения (−1 В, −0,5 В, 0 В, +0,5 В, +1 В). [8] После получения линейное кодирование преобразуется обратно в двоичное.
Параметрические пределы гарантированы для VDD 5 В, 10 В и 15 В.
Техническое сравнение логических семейств AHC / HC / AC (CMOS I/O) и AHCT / HCT / ACT (TTL I/O)
График логического напряжения (страница 4)