Последовательный двоичный сумматор или последовательный побитовый сумматор представляет собой цифровую схему , которая выполняет двоичное сложение побитно. Последовательный полный сумматор имеет три однобитовых входа для суммирования и переноса чисел. Имеется два однобитовых выхода для суммирования и выполнения. Сигнал переноса представляет собой ранее рассчитанный сигнал переноса. Сложение выполняется путем сложения каждого бита, от младшего к старшему, по одному за такт.
Последовательное двоичное сложение осуществляется с помощью триггера и полного сумматора . Триггер принимает сигнал переноса в каждом такте и передает его значение в качестве сигнала переноса в следующем такте. После того, как все биты входных операндов получены, все биты суммы выходят из вывода суммы.
Последовательный двоичный вычитатель работает так же, как последовательный двоичный сумматор, за исключением того, что вычитаемое число перед добавлением преобразуется в дополнение до двух . Альтернативно, вычитаемое число преобразуется в дополнение к единицам путем инвертирования его битов, а триггер переноса инициализируется значением 1 вместо 0, как в дополнение. Дополнение до единиц плюс 1 — это дополнение до двух.
*сложение начинается с наименьшего