stringtranslate.com

Усилитель чувствительности

Усилитель считывания — это схема, которая используется для усиления и обнаружения слабых сигналов в электронных системах. Обычно она используется в схемах памяти , таких как динамическая память с произвольным доступом (DRAM) , для считывания и усиления слабых сигналов, хранящихся в ячейках памяти.

В современной компьютерной памяти усилитель считывания является одним из элементов, которые составляют схему на полупроводниковой микросхеме памяти ( интегральной схеме ); сам термин восходит к эпохе памяти на магнитных сердечниках . [1] Усилитель считывания является частью схемы считывания, которая используется при считывании данных из памяти; его роль заключается в считывании сигналов малой мощности с битовой линии , которая представляет бит данных (1 или 0), сохраненный в ячейке памяти , и усилении небольшого колебания напряжения до распознаваемых логических уровней , чтобы данные могли быть правильно интерпретированы логикой вне памяти. [2]

Современные схемы усилителей считывания состоят из двух-шести (обычно четырех) транзисторов , в то время как ранние усилители считывания для сердечников памяти иногда содержали до 13 транзисторов. [3] Для каждого столбца ячеек памяти имеется один усилитель считывания, поэтому на современном чипе памяти обычно находятся сотни или тысячи идентичных усилителей считывания. Таким образом, усилители считывания являются одной из немногих оставшихся аналоговых схем в подсистеме памяти компьютера.

Базовая структура

Рисунок 1(а)

Усилитель считывания необходим во время операции считывания и обновления данных из соответствующей памяти.

Работа микросхемы памяти

Данные в полупроводниковой микросхеме памяти хранятся в крошечных схемах, называемых ячейками памяти . Усилители считывания в основном применяются в ячейках энергозависимой памяти . Ячейки памяти представляют собой ячейки SRAM или DRAM , которые располагаются в строках и столбцах на микросхеме. Каждая линия присоединена к каждой ячейке в строке. Линии, которые проходят вдоль строк, называются линиями слов , которые активируются путем подачи на них напряжения. Линии, которые проходят вдоль столбцов, называются битовыми линиями , и две такие дополнительные битовые линии присоединены к усилителю считывания на краю массива. Количество усилителей считывания равно количеству «битовых линий» на микросхеме. Каждая ячейка находится на пересечении определенной линии слов и битовой линии, которые могут использоваться для «адресации» ее. Данные в ячейках считываются или записываются теми же битовыми линиями, которые проходят вдоль верхней части строк и столбцов. [4]

Операция SRAM

Чтобы считать бит из определенной ячейки памяти, включается словесная линия вдоль строки ячейки, активируя все ячейки в строке. Затем сохраненное значение (логический 0 или 1) из ячейки поступает на битовые линии, связанные с ней. Усилитель считывания в конце двух дополнительных битовых линий усиливает небольшие напряжения до нормального логического уровня. Затем бит из нужной ячейки защелкивается из усилителя считывания ячейки в буфер и помещается на выходную шину. [5]

Операция DRAM

Работа усилителя считывания в DRAM очень похожа на работу SRAM, но он выполняет дополнительную функцию. Данные в чипах DRAM хранятся в виде электрического заряда в крошечных конденсаторах в ячейках памяти. Операция чтения истощает заряд в ячейке, уничтожая данные, поэтому после считывания данных усилитель считывания должен немедленно записать их обратно в ячейку, подав на них напряжение, перезарядив конденсатор. Это называется обновлением памяти .

Цели дизайна

Усилители считывания в рамках своей конструкции нацелены на минимальную задержку считывания, требуемый уровень усиления, минимальное энергопотребление, возможность размещения в ограниченных пространствах компоновки, а также на высокую надежность и устойчивость.

Смотрите также

Ссылки

  1. Руководство по техническому обслуживанию PDP-8, Digital Equipment Corporation, F-87, 2/66, 1966; страницы 4-1 по 4-13.
  2. ^ Маломощная SRAM, использующая повторную зарядку битовой линии для операций чтения и записи [1], IEEE Journal of Solid-State Circuits, 2010 IEEE
  3. ^ Руководство по техническому обслуживанию PDP-8, Digital Equipment Corporation, F-87, 2/66, 1966; стр. 10-9, чертеж RS-B-G007.
  4. ^ Характеристика смещения входного усилителя считывания SRAM для прогнозирования выхода годных изделий в 28 нм КМОП [2], Конференция по индивидуальным интегральным схемам (CICC), 2011 IEEE
  5. ^ Усилитель считывания для SRAM.[3], Профессор: Дер-Чен Хуан, Национальный университет Чжунсин

Внешние ссылки