stringtranslate.com

Туннельный полевой транзистор

Туннельный полевой транзистор (TFET) — это экспериментальный тип транзистора. Несмотря на то, что его структура очень похожа на полевой транзистор металл-оксид-полупроводник ( MOSFET ), фундаментальный механизм переключения отличается, что делает это устройство перспективным кандидатом для маломощной электроники . TFET переключаются путем модуляции квантового туннелирования через барьер вместо модуляции термоионной эмиссии через барьер, как в традиционных MOSFET. Благодаря этому TFET не ограничены тепловым хвостом Максвелла-Больцмана носителей, что ограничивает подпороговый размах тока стока MOSFET примерно до 60 мВ/ декада тока при комнатной температуре.

Исследования TFET можно проследить до Штютцера, который в 1952 году опубликовал первые исследования транзистора, содержащего основные элементы TFET, управляемый pn-переход. Однако сообщаемое управление поверхностной проводимостью не было связано с туннелированием. [1] Первый TFET был описан в 1965 году . [2] Йорг Аппенцеллер и его коллеги из IBM были первыми, кто продемонстрировал, что колебания тока ниже предела MOSFET в 60 мВ на декаду возможны. В 2004 году они сообщили, что создали туннельный транзистор с каналом из углеродной нанотрубки и подпороговым колебанием всего 40 мВ на декаду. [3] Теоретическая работа показала, что можно получить значительную экономию энергии, используя низковольтные TFET вместо MOSFET в логических схемах. [4]

Ток стока против напряжения затвора для гипотетических устройств TFET и MOSFET. TFET может быть способен достичь более высокого тока стока для малых напряжений.

В классических устройствах MOSFET 60 мВ/декада является фундаментальным ограничением масштабирования мощности. Соотношение между током включения и током выключения (особенно подпороговая утечка — один из основных факторов потребления энергии) определяется соотношением между пороговым напряжением и подпороговым наклоном, например:

Скорость транзистора пропорциональна току включения: чем выше ток включения, тем быстрее транзистор сможет зарядить свой разветвитель (последовательную емкостную нагрузку). Для заданной скорости транзистора и максимально допустимой подпороговой утечки наклон подпорога, таким образом, определяет определенное минимальное пороговое напряжение. Уменьшение порогового напряжения является неотъемлемой частью идеи постоянного масштабирования поля . С 2003 года основные разработчики технологий почти застряли на масштабировании порогового напряжения и, таким образом, также не могли масштабировать напряжение питания (которое по техническим причинам должно быть как минимум в 3 раза больше порогового напряжения для высокопроизводительных устройств). Как следствие, скорость процессора не развивалась так быстро, как до 2003 года (см. Beyond CMOS ). Появление серийно выпускаемого устройства TFET с наклоном намного ниже 60 мВ/декада позволит отрасли продолжить тенденции масштабирования с 1990-х годов, когда частота процессора удваивалась каждые 3 года.

Структура

Базовая структура TFET похожа на MOSFET, за исключением того, что выводы истока и стока TFET легированы противоположными типами (см. рисунок). Обычная структура устройства TFET состоит из PIN-перехода ( p-типа , собственного , n-типа ), в котором электростатический потенциал собственной области контролируется выводом затвора .

Базовая боковая структура TFET.

Эксплуатация устройства

Устройство работает, применяя смещение затвора, так что накопление электронов происходит в собственной области для n-типа TFET. При достаточном смещении затвора происходит туннелирование зона-зона (BTBT), когда зона проводимости собственной области выравнивается с валентной зоной P-области. Электроны из валентной зоны p-типа области туннелируют в зону проводимости собственной области, и ток может течь через устройство. [5] При уменьшении смещения затвора зоны становятся невыровненными, и ток больше не может течь.

Диаграмма энергетических зон для базовой боковой структуры TFET. Устройство «включается», когда подается достаточное напряжение на затвор, чтобы электроны могли туннелировать из валентной зоны источника в зону проводимости канала.

Прототипы устройств

Группа из IBM была первой, кто продемонстрировал, что колебания тока ниже предела MOSFET в 60 мВ за декаду возможны. В 2004 году они сообщили о туннельном транзисторе с каналом из углеродной нанотрубки и подпороговым колебанием всего 40 мВ за декаду. [6]

К 2010 году было изготовлено много TFET в различных системах материалов, [4], но ни один из них пока не смог продемонстрировать крутой подпороговый наклон при токах возбуждения, необходимых для основных приложений. На IEDM' 2016 группа из Лундского университета продемонстрировала вертикальный нанопроводной InAs / GaAsSb / GaSb TFET, [7] который демонстрирует подпороговый размах 48 мВ/декада, ток включения 10,6 мкА/мкм для тока выключения 1 нА/мкм при напряжении питания 0,3 В, показывая потенциал превосходства над Si MOSFET при напряжении питания ниже 0,3 В.

Теория и моделирование

Структуры TFET с двумя затворами и тонким корпусом квантовая яма -квантовая яма были предложены для преодоления некоторых проблем, связанных с боковой структурой TFET, таких как ее требование к сверхчетким профилям легирования; однако такие устройства могут быть подвержены утечке затвора из-за больших вертикальных полей в структуре устройства. [8]

Моделирование, проведенное в 2013 году, показало, что транзисторы TFET, использующие InAs-GaSb, могут иметь подпороговый размах 33 мВ/декаду в идеальных условиях. [9]

Использование гетероструктур Ван-дер-Ваальса для транзисторов TFET было предложено в 2016 году. [10]

Смотрите также

Ссылки

  1. ^ Штютцер, OM (1952). «Соединительные полевые транзисторы». Труды IRE . 40 (11): 1377–81. doi :10.1109/JRPROC.1952.273965. S2CID  51659160.
  2. ^ Хофштейн, SR; Уорфилд, G. (1965). "Триод с изолированным затвором и туннельным переходом". IEEE Transactions on Electron Devices . 12 (2): 66–76. Bibcode : 1965ITED...12...66H. doi : 10.1109/T-ED.1965.15455.
  3. ^ Аппенцеллер, Дж. (2004-01-01). "Туннелирование из зоны в зону в полевых транзисторах на основе углеродных нанотрубок". Physical Review Letters . 93 (19): 196805. Bibcode : 2004PhRvL..93s6805A. doi : 10.1103/PhysRevLett.93.196805. PMID  15600865. S2CID  17240712.
  4. ^ ab Seabaugh, AC; Zhang, Q. (2010). «Низковольтные туннельные транзисторы для логики за пределами КМОП». Труды IEEE . 98 (12): 2095–2110. doi :10.1109/JPROC.2010.2070470. S2CID  7847386.
  5. ^ Чжан, Лининг; Чан, Мансун, ред. (2016). Технология туннельных полевых транзисторов. Cham: Springer International Publishing. doi : 10.1007/978-3-319-31653-6. ISBN 978-3-319-31651-2.
  6. ^ Сибо (сентябрь 2013 г.). «Туннельный транзистор». IEEE Spectrum . IEEE.
  7. ^ Memisevic, E.; Svensson, J.; Hellenbrand, M.; Lind, E.; Wernersson, L.-E. (2016). "Вертикальный туннельный полевой транзистор InAs/GaAsSb/GaSb на Si с S = 48 мВ/декада и Ion = 10 мкА/мкм для Ioff = 1 нА/мкм при Vds = 0,3 В". 2016 IEEE International Electron Devices Meeting (IEDM). стр. 19.1.1–4. doi :10.1109/IEDM.2016.7838450. ISBN 978-1-5090-3902-9. S2CID  34315968.
  8. ^ Teherani, JT; Agarwal, S.; Yablonovitch, E.; Hoyt, JL; Antoniadis, DA (2013). «Влияние энергии квантования и утечки затвора в двухслойных туннельных транзисторах». IEEE Electron Device Letters . 34 (2): 298. Bibcode : 2013IEDL...34..298T. doi : 10.1109/LED.2012.2229458. S2CID  6216978.
  9. ^ Хуан, Дэвид; Фанг, Хуэй; Джавей, Али (2013). «Моделирование устройства туннельного полевого транзистора (TFET)» (PDF) . Калифорнийский университет.
  10. ^ Цао, Цзян; Логотета, Деметрио; Озкая, Сибель; Биль, Бланка; Крести, Алессандро; Пала, Марко Г.; Эссени, Дэвид (2016). «Работа и конструкция туннельных транзисторов Ван-дер-Ваальса: трехмерное исследование квантового транспорта». Транзакции IEEE на электронных устройствах . 63 (11): 4388–94. Бибкод : 2016ITED...63.4388C. дои : 10.1109/TED.2016.2605144. S2CID  7929512.