Unibus был самой ранней из нескольких конструкций компьютерных шин и объединительных плат , используемых с PDP-11 и ранними системами VAX , производимыми Digital Equipment Corporation (DEC) из Мейнарда , Массачусетс . Юнибус был разработан примерно в 1969 году Гордоном Беллом и студентом Гарольдом Макфарландом во время учебы в Университете Карнеги-Меллон . [1]
Название указывает на унифицированный характер автобуса; Unibus использовался как системная шина , позволяющая центральному процессору взаимодействовать с основной памятью , а также как периферийная шина , позволяющая периферийным устройствам отправлять и получать данные. Объединение этих ранее отдельных шин позволило внешним устройствам легко выполнять прямой доступ к памяти (DMA) и упростило создание драйверов устройств , поскольку все управление и обмен данными осуществлялись посредством ввода-вывода с отображением в памяти . [2]
Unibus был физически большим, что привело к появлению Q-bus , который мультиплексировал некоторые сигналы для уменьшения количества выводов. В более производительных PDP-системах использовался Fastbus, по сути, два Unibus в одном. Позже система была заменена Massbus , выделенной шиной ввода-вывода, представленной на VAX и последних моделях PDP-11.
Unibus состоит из 72 сигналов, обычно подключаемых через два 36-контактных торцевых разъема на каждой печатной плате . Если не считать линий питания и заземления, ее обычно называют 56-линейной шиной. Он может существовать внутри объединительной платы или на кабеле. К одному сегменту Unibus можно подключить до 20 узлов (устройств); дополнительные сегменты могут быть подключены через повторитель шины .
Шина полностью асинхронна , что позволяет использовать как быстрые, так и медленные устройства. Это позволяет перекрывать арбитраж (выбор следующего мастера шины ), в то время как текущий мастер шины все еще выполняет передачу данных. 18 адресных строк позволяют адресовать максимум 256 КБ. Обычно верхние 8 КБ зарезервированы для регистров отображаемых в памяти устройств ввода-вывода, используемых в архитектуре PDP-11.
Конструкция намеренно минимизирует количество избыточной логики, необходимой в системе. Например, в системе всегда больше подчиненных устройств, чем главных, поэтому большая часть сложной логики, необходимой для реализации асинхронной передачи данных, приходится на относительно небольшое количество главных устройств. Для прерываний только процессор обработки прерываний должен содержать сложную логику синхронизации. В результате большинство контроллеров ввода-вывода могут быть реализованы с помощью простой логики, а большая часть критической логики реализована в виде специализированной микросхемы MSI .
Линии типа 1 представляют собой обычную проводную шину ИЛИ с несколькими отправителями с подтягивающими резисторами на каждом конце шины, обычно на терминаторной плате. [3]
Линии типа 2 избирательно передаются каждой картой в следующий слот — если карта хочет сохранить разрешение запроса, она подтвердит линию SACK и не будет передавать запрос в следующий слот. Если слот пуст, необходимо установить в него «карту предоставления непрерывности» для передачи четырех сигналов типа 2 на следующую карту. [3]
Сигналы типа 3 генерируются источником питания и имеют только один отправитель. Они предупреждают устройства на шине о возможном отключении питания, чтобы эти устройства могли выполнить упорядоченное завершение работы и отключить операции для предотвращения ложной записи. [3]
Две линии управления (C0 и C1) позволяют выбрать четыре различных цикла передачи данных:
{{cite web}}: |author=имеет общее имя ( справка )