POWER4 — это микропроцессор, разработанный компанией International Business Machines (IBM), который реализовал 64-битную архитектуру набора инструкций PowerPC и PowerPC AS . Выпущенный в 2001 году, POWER4 пришел на смену микропроцессорам POWER3 и RS64 , позволив моделям RS/6000 и eServer iSeries компьютерных серверов AS/400 работать на одном процессоре, что стало шагом к сближению двух линий. POWER4 был многоядерным микропроцессором с двумя ядрами на одном кристалле, первым невстроенным микропроцессором, который сделал это. [1] Чип POWER4 был первым коммерчески доступным многопроцессорным чипом. [2] Оригинальный POWER4 имел тактовую частоту 1,1 и 1,3 ГГц, в то время как улучшенная версия, POWER4+, достигла тактовой частоты 1,9 ГГц. PowerPC 970 является производной от POWER4.
POWER4 имеет унифицированный кэш L2, разделенный на три равные части. Каждая имеет свой собственный независимый контроллер L2, который может выдавать 32 байта данных за цикл. [ требуется пояснение ] Блок интерфейса ядра (CIU) подключает каждый контроллер L2 либо к кэшу данных, либо к кэшу инструкций в любом из двух процессоров. Блок некэшируемого (NC) отвечает за обработку функций сериализации инструкций и выполнение любых некэшируемых операций в топологии хранения. Имеется контроллер кэша L3, но фактическая память находится вне кристалла. Контроллер шины GX управляет коммуникациями устройств ввода-вывода, и имеются две шины GX шириной 4 байта, одна входящая, а другая исходящая. Контроллер Fabric является главным контроллером для сети шин, управляя коммуникациями для обоих контроллеров L1/L2, коммуникациями между чипами POWER4 {4-канальный, 8-канальный, 16-канальный, 32-канальный} и POWER4 MCM. Предоставляется трассировка и отладка, используемая для захвата данных о первом сбое. Также имеется встроенная функция самотестирования (BIST) и блок мониторинга производительности (PMU). Поддерживается сброс при включении питания (POR).
POWER4 реализует суперскалярную микроархитектуру посредством высокочастотного спекулятивного внеочередного выполнения с использованием восьми независимых исполнительных блоков. Это: два блока с плавающей точкой (FP1-2), два блока загрузки-хранения (LD1-2), два блока с фиксированной точкой (FX1-2), блок ветвления (BR) и блок условного регистра (CR). Эти исполнительные блоки могут выполнять до восьми операций за такт (не включая блоки BR и CR):
Этапы конвейера:
POWER4 также выпускался в конфигурации с использованием многокристального модуля (MCM), содержащего четыре кристалла POWER4 в одном корпусе, с общим кэшем L3 ECC объемом до 128 МБ на MCM.
POWER4+, выпущенный в 2003 году, был улучшенной версией POWER4, работавшей на частоте до 1,9 ГГц. [3] Он содержал 184 миллиона транзисторов, имел площадь 267 мм2 и был изготовлен по технологии SOI CMOS 0,13 мкм с восемью слоями медных межсоединений.