stringtranslate.com

Плавник полевой транзистор

Устройство FinFET с двойным затвором

FinFET ( FinFET ) — это многозатворное устройство , MOSFET ( полевой транзистор металл-оксид-полупроводник ), построенное на подложке , где затвор расположен на двух, трех или четырех сторонах канала или обернут вокруг канала (затвор вокруг), образуя двойную или даже многозатворную структуру. Эти устройства получили общее название «FinFET», поскольку область истока/стока образует ребра на поверхности кремния. Устройства FinFET имеют значительно более быстрое время переключения и более высокую плотность тока , чем планарная технология CMOS (комплементарная металл-оксид-полупроводник). [1]

FinFET — это тип непланарного транзистора , или «3D» транзистора. [2] Он является основой для производства современных наноэлектронных полупроводниковых устройств . Микрочипы, использующие затворы FinFET, впервые были коммерциализированы в первой половине 2010-х годов и стали доминирующей конструкцией затвора в узлах процесса 14 нм , 10 нм и 7 нм .

Обычно один транзистор FinFET содержит несколько ребер, расположенных рядом и покрытых одним и тем же затвором, которые электрически действуют как одно целое. Количество ребер можно изменять для регулировки силы привода и производительности, [3] при этом сила привода увеличивается с увеличением числа ребер. [4]

История

Концепция двухзатворного тонкопленочного транзистора (TFT) была предложена HR Farrah ( Bendix Corporation ) и RF Steinberg в 1967 году. [5] Двухзатворный MOSFET был позже предложен Тосихиро Секигавой из Электротехнической лаборатории (ETL) в патенте 1980 года, описывающем планарный XMOS-транзистор. [6] Секигава изготовил XMOS-транзистор совместно с Ютакой Хаяши в ETL в 1984 году. Они продемонстрировали, что эффекты короткого канала можно значительно уменьшить, поместив полностью обедненное устройство кремний-на-изоляторе (SOI) между двумя соединенными вместе затворными электродами . [7] [8]

Первый тип транзистора FinFET назывался «транзистор с обедненным тощим каналом» (DELTA), который был впервые изготовлен в Японии Дигом Хисамото, Тору Кагой, Ёсифуми Кавамото и Эйдзи Такедой из Центральной исследовательской лаборатории Hitachi в 1989 году. [7] [9] [10] Затвор транзистора может покрывать и электрически контактировать с ребром полупроводникового канала как сверху, так и по бокам или только по бокам. Первый называется транзистором с тремя затворами , а второй — транзистором с двумя затворами . Транзистор с двумя затворами опционально может иметь каждую сторону, подключенную к двум разным клеммам или контактам. Этот вариант называется разделенным транзистором . Это обеспечивает более точное управление работой транзистора.

Индонезийский инженер Эффенди Леобандунг, работая в Университете Миннесоты , опубликовал статью со Стивеном И. Чоу на 54-й конференции по исследованию устройств в 1996 году, в которой описывалось преимущество разрезания широкого КМОП- транзистора на множество каналов с узкой шириной для улучшения масштабирования устройства и увеличения тока устройства за счет увеличения эффективной ширины устройства. [11] Такая структура представляет собой современный FinFET. Хотя некоторая ширина устройства жертвуется его разрезанием на узкие ширины, проводимость боковой стенки узких ребер более чем компенсирует потери для высоких ребер. [12] [13] Устройство имело ширину канала 35 нм и длину канала 70 нм . [11]

Потенциал исследований Дига Хисамото в области транзисторов DELTA привлек внимание Агентства перспективных исследовательских проектов Министерства обороны США (DARPA), которое в 1997 году заключило контракт с исследовательской группой из Калифорнийского университета в Беркли на разработку глубокого субмикронного транзистора на основе технологии DELTA. [14] Группу возглавлял Хисамото вместе с Ченмином Ху из TSMC . В период с 1998 по 2004 год группа совершила следующие прорывы. [15]

В статье, опубликованной в декабре 2000 года, [20] они ввели термин «FinFET» (fin field-effect transistor), используемый для описания непланарного транзистора с двойным затвором, построенного на подложке SOI. [21]

В 2006 году группа корейских исследователей из Корейского передового института науки и технологий (KAIST) и Национального центра нанотехнологий разработала 3-нм транзистор, самое маленькое в мире наноэлектронное устройство, основанное на технологии FinFET с круговым затвором (GAA). [22] [23] В 2011 году исследователи из Университета Райса Масуд Ростами и Картик Моханрам продемонстрировали, что FinFET могут иметь два электрически независимых затвора, что дает разработчикам схем большую гибкость при проектировании с эффективными затворами с низким энергопотреблением. [24]

В 2020 году Чэньмин Ху получил награду IEEE Medal of Honor за разработку FinFET, который, по мнению Института инженеров по электротехнике и электронике (IEEE), вывел транзисторы в третье измерение и расширил закон Мура . [25]

Коммерциализация

Первый в отрасли 25-нанометровый транзистор, работающий всего от 0,7 вольт, был продемонстрирован в декабре 2002 года компанией TSMC . Конструкция «Omega FinFET», названная в честь сходства греческой буквы « Омега » и формы, в которой затвор охватывает структуру истока/стока, имеет задержку затвора всего 0,39 пикосекунды (пс) для транзистора N-типа и 0,88 пс для транзистора P-типа.

В 2004 году Samsung продемонстрировала конструкцию «Bulk FinFET», которая сделала возможным массовое производство устройств FinFET. Они продемонстрировали динамическую память с произвольным доступом ( DRAM ), изготовленную с помощью 90  -нм процесса Bulk FinFET. [15]

В 2011 году Intel продемонстрировала транзисторы с тройным затвором , в которых затвор окружает канал с трех сторон, что позволяет повысить энергоэффективность и снизить задержку затвора, а значит, и производительность по сравнению с планарными транзисторами. [26] [27] [28]

Коммерчески производимые чипы на 22 нм и ниже обычно использовали конструкции затворов FinFET (но планарные процессы существуют вплоть до 18 нм, а 12 нм находятся в разработке). Вариант Intel tri-gate был анонсирован на 22 нм в 2011 году для ее микроархитектуры Ivy Bridge . [29] Эти устройства поставлялись с 2012 года. С 2014 года на 14 нм (или 16 нм) основные литейные заводы (TSMC, Samsung, GlobalFoundries ) использовали конструкции FinFET.

В 2013 году SK Hynix начала коммерческое массовое производство 16  нм процесса, [30] TSMC начала производство 16  нм процесса FinFET, [31] а Samsung Electronics начала производство 10  нм процесса. [32] TSMC начала производство 7 нм процесса в 2017 году, [33] а Samsung начала производство 5 нм процесса в 2018 году. [34] В 2019 году Samsung объявила о планах коммерческого производства 3  нм процесса GAAFET к 2021 году. [35] FD-SOI (полностью обедненный кремний на изоляторе ) рассматривается как потенциальная недорогая альтернатива FinFET. [36]

Коммерческое производство наноэлектронной полупроводниковой памяти FinFET началось в 2010-х годах. [1] В 2013 году SK Hynix начала массовое производство 16  нм флэш-памяти NAND , [30] а Samsung Electronics начала производство 10  нм многоуровневой ячейки (MLC) флэш-памяти NAND. [32] В 2017 году TSMC начала производство памяти SRAM с использованием 7 нм процесса. [33]

Смотрите также

Ссылки

  1. ^ ab Камал, Камал Y. (2022). "The Silicon Age: Trends in Semiconductor Devices Industry" (PDF) . Journal of Engineering Science and Technology Review . 15 (1): 110–115. doi :10.25103/jestr.151.14. ISSN  1791-2377. S2CID  249074588 . Получено 26.05.2022 .
  2. ^ "Что такое Finfet?". Computer Hope . 26 апреля 2017 г. Получено 4 июля 2019 г.
  3. ^ Шимпи, Ананд Лал (4 мая 2011 г.). "Intel объявляет о выпуске первых 22-нм 3D Tri-Gate транзисторов, поставки начнутся во второй половине 2011 г.". AnandTech . Получено 18 января 2022 г.
  4. ^ «Симпозиум VLSI — TSMC и Imec по передовым технологиям и устройствам на пути к 2 нм». 25 февраля 2024 г.
  5. ^ Фарра, HR; Стейнберг, RF (февраль 1967). «Анализ двухзатворного тонкопленочного транзистора». IEEE Transactions on Electron Devices . 14 (2): 69–74. Bibcode : 1967ITED...14...69F. doi : 10.1109/T-ED.1967.15901.
  6. ^ Коике, Ханпей; Накагава, Тадаши; Сэкигва, Тоширо; Сузуки, Э.; Цуцуми, Тошиюки (23 февраля 2003 г.). «Основные соображения по компактному моделированию DG MOSFET с четырехконтактным режимом работы». TechConnect Briefs . 2 (2003): 330–333. S2CID  189033174.
  7. ^ ab Colinge, JP (2008). FinFET и другие многозатворные транзисторы. Springer Science & Business Media. стр. 11 и 39. ISBN 9780387717517.
  8. ^ Сэкигав, Тосихиро; Хаяси, Ютака (август 1984). «Расчетные характеристики порогового напряжения XMOS-транзистора с дополнительным нижним затвором». Solid-State Electronics . 27 (8): 827–828. Bibcode : 1984SSEle..27..827S. doi : 10.1016/0038-1101(84)90036-4. ISSN  0038-1101.
  9. ^ Хисамото, Дигх; Кага, Тору; Кавамото, Ёсифуми; Такеда, Эйджи (декабрь 1989 г.). «Полностью обеднённый транзистор с обеднённым каналом (DELTA) — новый вертикальный сверхтонкий МОП-транзистор SOI». Международный технический сборник по встрече электронных приборов . стр. 833–836. doi :10.1109/IEDM.1989.74182. S2CID  114072236.
  10. ^ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award . Institute of Electrical and Electronics Engineers . Архивировано из оригинала 9 сентября 2018 года . Получено 4 июля 2019 года .
  11. ^ ab Leobandung, Effendi; Chou, Stephen Y. (1996). «Уменьшение эффектов короткого канала в SOI MOSFET с шириной канала 35 нм и длиной канала 70 нм». 1996 54th Annual Device Research Conference Digest . стр. 110–111. doi :10.1109/DRC.1996.546334. ISBN 0-7803-3358-6. S2CID  30066882.
  12. ^ Леобандунг, Эффенди (июнь 1996 г.). Наноразмерные МОП-транзисторы и однозарядные транзисторы на КНИ (диссертация). Миннеаполис, Миннесота: Университет Миннесоты. стр. 72.
  13. ^ Леобандунг, Эффенди; Гу, Цзянь; Го, Линцзе; Чоу, Стивен И. (1 ноября 1997 г.). «Полевые транзисторы металл–оксид–полупроводник с каналом провода и затвором с оберткой и значительным снижением эффектов короткого канала». Журнал вакуумной науки и технологии B: Микроэлектроника и нанометровые структуры. Обработка, измерение и явления . 15 (6): 2791–2794. Bibcode : 1997JVSTB..15.2791L. doi : 10.1116/1.589729. ISSN  1071-1023.
  14. ^ «Прорывное преимущество для ПЛИС с технологией Tri-Gate» (PDF) . Intel . 2014 . Получено 4 июля 2019 .
  15. ^ ab Tsu-Jae King, Liu (11 июня 2012 г.). "FinFET: история, основы и будущее". Калифорнийский университет в Беркли . Симпозиум по технологии СБИС. Краткий курс. Архивировано из оригинала 28 мая 2016 г. Получено 9 июля 2019 г.
  16. ^ Хисамото, Диг; Ху, Чэньмин; Лю, Цу-Дже Кинг; Бокор, Джеффри; Ли, Вэнь-Чин; Кедзиерски, Якуб; Андерсон, Эрик; Такеучи, Хидеки; Асано, Казуя (декабрь 1998 г.). "МОП-транзистор со сложенным каналом для эры глубоких суб-десятых микрон". Международная встреча по электронным приборам 1998 г. Технический сборник (каталожный номер 98CH36217) . стр. 1032–1034. doi :10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. S2CID  37774589.
  17. ^ Хисамото, Диг; Кедзиерски, Якуб; Андерсон, Эрик; Такеучи, Хидеки (декабрь 1999 г.). "Sub 50-nm FinFET: PMOS" (PDF) . Международная встреча по электронным приборам 1999 г. Технический сборник (каталожный номер 99CH36318) . стр. 67–70. doi :10.1109/IEDM.1999.823848. ISBN 0-7803-5410-9. S2CID  7310589. Архивировано из оригинала (PDF) 2010-06-06 . Получено 2019-09-25 .
  18. ^ Ху, Чэньмин ; Чой, Ян-Кю; Линдерт, Н.; Сюань, П.; Тан, С.; Ха, Д.; Андерсон, Э.; Бокор, Дж.; Цу-Дже Кинг, Лю (декабрь 2001 г.). «Технологии КМОП FinFET суб-20 нм». Международная встреча по электронным приборам. Технический сборник (кат. № 01CH37224) . стр. 19.1.1–19.1.4. doi :10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3. S2CID  8908553.
  19. ^ Ахмед, Шибли; Белл, Скотт; Табери, Сайрус; Бокор, Джеффри; Кайсер, Дэвид; Ху, Чэньмин; Лю, Цу-Дже Кинг; Ю, Бин; Чанг, Леланд (декабрь 2002 г.). "Масштабирование FinFET до длины затвора 10 нм" (PDF) . Дайджест. Международная встреча по электронным приборам . стр. 251–254. CiteSeerX 10.1.1.136.3757 . doi :10.1109/IEDM.2002.1175825. ISBN  0-7803-7462-2. S2CID  7106946. Архивировано из оригинала (PDF) 2020-05-27 . Получено 2019-09-25 .
  20. ^ Hisamoto, Digh; Hu, Chenming ; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. (декабрь 2000 г.). «FinFET — самовыравнивающийся двухзатворный МОП-транзистор, масштабируемый до 20 нм». IEEE Transactions on Electron Devices . 47 (12): 2320–2325. Bibcode : 2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 . doi : 10.1109/16.887014. 
  21. ^ Хисамото, Диг; Ху, Чэньмин ; Хуан, Сюэцзюэ; Ли, Вэнь-Чин; Куо, Чарльз; и др. (май 2001 г.). "Sub-50 нм P-channel FinFET" (PDF) . IEEE Transactions on Electron Devices . 48 (5): 880–886. Bibcode : 2001ITED...48..880H. doi : 10.1109/16.918235.
  22. ^ "Still Room at the Bottom. (нанометровый транзистор, разработанный Ян-кю Чоем из Корейского передового института науки и технологий)", Nanoparticle News , 1 апреля 2006 г., архивировано из оригинала 6 ноября 2012 г. , извлечено 6 июля 2019 г.
  23. ^ Ли, Хёнджин и др. (2006). «FinFET с круговым затвором суб-5 нм для максимального масштабирования». Симпозиум 2006 года по технологии СБИС, 2006. Сборник технических статей . стр. 58–59. doi :10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN 978-1-4244-0005-8. S2CID  26482358.
  24. ^ Ростами, М.; Моханрам, К. (2011). «FinFET с двумя независимыми затворами для маломощных логических схем» (PDF) . Труды IEEE по автоматизированному проектированию интегральных схем и систем . 30 (3): 337–349. doi :10.1109/TCAD.2010.2097310. hdl : 1911/72088 . S2CID  2225579.
  25. ^ «Как отец FinFET помог спасти закон Мура: Чэньминг Ху, обладатель медали Почета IEEE 2020 года, вывел транзисторы в третье измерение». IEEE Spectrum . 21 апреля 2020 г. . Получено 27 декабря 2021 г. .
  26. ^ Бор, Марк; Мистри, Кайзад (май 2011 г.). «Революционная 22-нм транзисторная технология Intel» (PDF) . intel.com . Получено 18 апреля 2018 г. .
  27. ^ Грэбхэм, Дэн (6 мая 2011 г.). «Транзисторы Intel Tri-Gate: все, что вам нужно знать». TechRadar . Получено 19 апреля 2018 г. .
  28. ^ Бор, Марк Т.; Янг, Ян А. (2017). «Тенденции масштабирования КМОП и далее». IEEE Micro . 37 (6): 20–29. doi :10.1109/MM.2017.4241347. S2CID  6700881. Следующим крупным новшеством в области транзисторов стало внедрение транзисторов FinFET (tri-gate) на 22-нм технологии Intel в 2011 году.
  29. ^ "Технология транзисторов Intel 22 нм 3-D Tri-Gate". Intel Newsroom .
  30. ^ ab "История: 2010-е". SK Hynix . Архивировано из оригинала 17 мая 2021 г. Получено 8 июля 2019 г.
  31. ^ "Технология 16/12 нм". TSMC . Получено 30 июня 2019 .
  32. ^ ab "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware . 11 апреля 2013 г. Архивировано из оригинала 21 июня 2019 г. Получено 21 июня 2019 г.
  33. ^ ab "7nm Technology". TSMC . Получено 30 июня 2019 .
  34. ^ Шилов, Антон. «Samsung завершила разработку 5-нм технологии EUV-процесса». www.anandtech.com . Получено 31.05.2019 .
  35. ^ Армасу, Лучиан (11 января 2019 г.), «Samsung планирует массовое производство 3-нм чипов GAAFET в 2021 г.», www.tomshardware.com
  36. ^ "Samsung, GF Ramp FD-SOI". 27 апреля 2018 г.

Внешние ссылки