Циклов на инструкцию

Среднее количество тактов на инструкцию

В компьютерной архитектуре количество циклов на инструкцию (также известное как количество тактов на инструкцию , количество тактов на инструкцию или CPI ) является одним из аспектов производительности процессора : среднее количество тактов на инструкцию для программы или фрагмента программы. ^[1] Это мультипликативная обратная величина количества инструкций на цикл .

Определение

Среднее значение числа циклов на инструкцию в данном процессе ( CPI ) определяется следующим средневзвешенным значением :

${\displaystyle \mathrm {CPI} :={\frac {\Sigma _{i}(\mathrm {IC} _{i})(\mathrm {CC} _{i})}{\mathrm {IC} }}={\frac {\Sigma _{i}(\mathrm {IC} _{i}\cdot \mathrm {CC} _{i})}{\Sigma _{i}(\mathrm {IC} _{i})}}}$

Где — количество инструкций для данного типа инструкций , — такты для этого типа инструкций, — общее количество инструкций. Суммирование суммирует все типы инструкций для данного процесса бенчмаркинга. ${\displaystyle \mathrm {IC} _{i}}$ ${\displaystyle i}$ ${\displaystyle \mathrm {CC} _{i}}$ ${\displaystyle \mathrm {IC} =\Sigma _{i}(\mathrm {IC} _{i})}$

Объяснение

Предположим, что имеется классический RISC-конвейер со следующими пятью этапами:

1. Цикл выборки инструкций (IF).
2. Цикл декодирования инструкций/выборки регистра (ID).
3. Цикл исполнения/эффективного адреса (EX).
4. Доступ к памяти (MEM).
5. Цикл обратной записи (WB).

Каждый этап требует одного такта, и инструкция проходит через этапы последовательно. Без конвейеризации , в многоцикловом процессоре , новая инструкция извлекается на этапе 1 только после того, как предыдущая инструкция завершается на этапе 5, поэтому количество тактов, необходимых для выполнения инструкции, равно пяти (CPI = 5 > 1). В этом случае процессор называется субскалярным . С конвейеризацией новая инструкция извлекается на каждом такте, используя параллелизм на уровне инструкций , поэтому, поскольку теоретически можно иметь пять инструкций на пяти этапах конвейера одновременно (одна инструкция на этап), другая инструкция завершит этап 5 на каждом такте, и в среднем количество тактов, необходимых для выполнения инструкции, равно 1 (CPI = 1). В этом случае процессор называется скалярным .

При использовании процессора с одним исполнительным блоком наилучшее достижимое значение CPI равно 1. Однако при использовании процессора с несколькими исполнительными блоками можно достичь еще лучших значений CPI (CPI < 1). В этом случае процессор называется суперскалярным . Чтобы получить лучшие значения CPI без конвейеризации, количество исполнительных блоков должно быть больше количества стадий. Например, при использовании шести исполнительных блоков шесть новых инструкций извлекаются на стадии 1 только после того, как шесть предыдущих инструкций завершатся на стадии 5, поэтому в среднем количество тактов, необходимых для выполнения инструкции, составляет 5/6 (CPI = 5/6 < 1). Чтобы получить лучшие значения CPI с конвейеризацией, должно быть не менее двух исполнительных блоков. Например, при использовании двух исполнительных блоков две новые инструкции выбираются в каждом такте за счет использования параллелизма на уровне инструкций, поэтому две различные инструкции завершат этап 5 в каждом такте, а в среднем количество тактов, необходимых для выполнения инструкции, составляет 1/2 (CPI = 1/2 < 1).

Примеры

Пример 1

Для многоциклового MIPS существует пять типов инструкций:

• Нагрузка (5 циклов)
• Магазин (4 цикла)
• R-тип (4 цикла)
• Ветвь (3 цикла)
• Прыжок (3 цикла)

Если в программе есть:

• Инструкции по загрузке 50%
• 25% инструкции по хранению
• 15% инструкций R-типа
• 8% инструкций по ветвлению
• 2% инструкции по переходу

тогда ИПЦ равен:

${\displaystyle {\text{CPI}}={\frac {5\times 50+4\times 25+4\times 15+3\times 8+3\times 2}{100}}=4.4}$

Пример 2

^{[2] Для выполнения} тестовой программы использовался процессор с тактовой частотой 400 МГц со следующим набором инструкций и количеством тактовых циклов :

Определите эффективную скорость CPI, MIPS (миллионов инструкций в секунду) и время выполнения для этой программы.

${\displaystyle {\text{CPI}}={\frac {45000\times 1+32000\times 2+15000\times 2+8000\times 2}{100000}}={\frac {155000}{100000}}=1.55}$

${\displaystyle 400\,{\text{MHz}}=400,000,000\,{\text{Hz}}}$

так как: и ${\displaystyle {\text{MIPS}}\propto 1/{\text{CPI}}}$ ${\displaystyle {\text{MIPS}}\propto {\text{clock frequency}}}$

${\displaystyle {\text{Effective processor performance}}={\text{MIPS}}={\frac {\text{clock frequency}}{\text{CPI}}}\times {\frac {1}{\text{1 Million}}}}$ ${\displaystyle ={\frac {400,000,000}{1.55\times 1000000}}={\frac {400}{1.55}}=258\,{\text{MIPS}}}$

Поэтому:

${\displaystyle {\text{Execution time}}(T)={\text{CPI}}\times {\text{Instruction count}}\times {\text{clock time}}={\frac {{\text{CPI}}\times {\text{Instruction Count}}}{\text{frequency}}}}$ ${\displaystyle ={\frac {1.55\times 100000}{400\times 1000000}}={\frac {1.55}{4000}}=0.0003875\,{\text{sec}}=0.3875\,{\text{ms}}}$

Смотрите также

• Цикл в секунду ( Гц )
• Инструкций за цикл (IPC)
• Инструкций в секунду (IPS)
• Миф о мегагерцах
• MIPS
• Статья о тестировании производительности компьютеров представляет собой полезное введение в измерение производительности компьютеров для читателей, интересующихся этой темой.

Ссылки

1. Паттерсон, Дэвид А.; Хеннесси, Джон Л. (1994). Организация и проектирование компьютеров: интерфейс оборудования и программного обеспечения . Морган Кауфманн. ISBN 9781558602816.
2. Advanced Computer Architecture, автор Кай Хванг, Глава 1, Задача 1.1