stringtranslate.com

5-нм процесс

В производстве полупроводников Международная дорожная карта для устройств и систем определяет процесс «5 нм» как технологический узел MOSFET , следующий за узлом «7 нм» . В 2020 году Samsung и TSMC начали серийное производство чипов «5 нм», производимых для таких компаний, как Apple , Marvell , Huawei и Qualcomm . [1] [2]

Термин «5 нм» не имеет никакого отношения к каким-либо реальным физическим характеристикам (таким как длина затвора, шаг металла или шаг затвора) транзисторов размером пять нанометров . Согласно прогнозам, содержащимся в обновленной версии Международной дорожной карты для устройств и систем на 2021 год , опубликованной Ассоциацией стандартов IEEE Industry Connection, «ожидается, что 5-нм узел будет иметь шаг контактного затвора 51 нанометр и самый малый шаг металла 30 нанометров». . [3] Однако в реальной коммерческой практике «5 нм» используется в основном как маркетинговый термин отдельными производителями микрочипов для обозначения нового, улучшенного поколения кремниевых полупроводниковых чипов с точки зрения увеличенной плотности транзисторов (т.е. более высокой степени миниатюризация), увеличена скорость и снижено энергопотребление по сравнению с предыдущим 7-нм техпроцессом . [4] [5]

История

Фон

Эффектами квантового туннелирования через оксидный слой затвора на транзисторах «7 нм» и «5 нм» становилось все труднее управлять с помощью существующих полупроводниковых процессов. [6] Однотранзисторные устройства с техпроцессом менее 7 нм были впервые продемонстрированы исследователями в начале 2000-х годов. В 2002 году исследовательская группа IBM , в которую входили Брюс Дорис, Омер Докумачи, Мейкей Ионг и Анда Мокута, изготовила 6-нанометровый МОП-транзистор кремний-на-изоляторе (SOI). [7] [8]

В 2003 году японская исследовательская группа NEC под руководством Хитоши Вакабаяши и Сигэхару Ямагами изготовила первый 5-нм МОП-транзистор. [9] [10]

В 2015 году IMEC и Cadence изготовили тестовые чипы по техпроцессу 5 нм. Изготовленные тестовые чипы не были полностью функциональными устройствами, а скорее предназначены для оценки структуры слоев межсоединений . [11] [12]

В 2015 году Intel описала концепцию полевого транзистора с боковым нанопроволокой (или с круговым затвором) для узла «5 нм». [13]

В 2017 году IBM сообщила, что создала кремниевые чипы «5 нм» [14] с использованием кремниевых нанолистов в конфигурации с полным затвором (GAAFET), что является отличием от обычной конструкции FinFET . Используемые транзисторы GAAFET имели 3 нанолиста, сложенных друг на друга и полностью закрытых одним и тем же затвором, точно так же, как FinFET обычно имеют несколько физических ребер, расположенных рядом, которые электрически представляют собой единое целое и полностью закрыты одним и тем же затвором. . Чип IBM имел площадь 50 мм 2 и имел 600 миллионов транзисторов на мм 2 , что в общей сложности составляло 30 миллиардов транзисторов (1667 нм 2 на транзистор или фактическое расстояние между транзисторами 41 нм). [15] [16]

Коммерциализация

В апреле 2019 года Samsung Electronics объявила, что с четвертого квартала 2018 года предлагает своим клиентам инструменты «5-нм» процесса (5LPE). [17] В апреле 2019 года TSMC объявила, что их «5-нм» процесс (CLN5FF, N5) начал рискованное производство и что полные спецификации конструкции чипов теперь доступны потенциальным клиентам. Процесс N5 может использовать EUVL на 14 уровнях по сравнению с 5 или 4 уровнями в N6 и N7++. [18] Для ожидаемого минимального шага металла 28 нм SALELE является предлагаемым лучшим методом формирования рисунка. [19]

В рамках своего процесса «5 нм» компания Samsung начала устранение дефектов путем автоматической проверки и исправления, возникающих из-за возникновения стохастических (случайных) дефектов в металле и переходных слоях. [20]

Сообщается, что в октябре 2019 года TSMC начала отбор проб 5-нм процессоров A14 для Apple . [21] На конференции IEEE IEDM 2020 года компания TSMC сообщила, что их 5-нм техпроцесс имеет плотность в 1,84 раза выше, чем 7-нм техпроцесс. [22]

В декабре 2019 года TSMC объявила о среднем выходе примерно 80%, при этом пиковый выход на пластину превышает 90% для своих тестовых чипов «5 нм» с размером кристалла 17,92 мм 2 . [23] В середине 2020 года TSMC заявила, что ее (N5) «5-нм» процесс обеспечивает в 1,8 раза большую плотность, чем «7-нм» процесс N7, с улучшением скорости на 15% или снижением энергопотребления на 30%; Утверждалось, что улучшенная подверсия (N5P или N4) улучшает N5 с скоростью + 5% или мощностью -10%. [24]

13 октября 2020 года Apple анонсировала новую линейку iPhone 12 с моделью A14 . Вместе с линейкой Huawei Mate 40 , использующей HiSilicon Kirin 9000 , A14 и Kirin 9000 были первыми устройствами, которые были коммерциализированы на узле TSMC «5 нм». Позже, 10 ноября 2020 года, Apple также представила три новые модели Mac, использующие Apple M1 , еще один 5-нм чип. По данным Semianaанализа, процессор A14 имеет плотность транзисторов 134 миллиона транзисторов на мм 2 . [25]

В октябре 2021 года TSMC представила нового члена своего семейства техпроцессов «5 нм»: N4P. По сравнению с N5, узел имел на 11 % более высокую производительность (на 6 % выше, чем у N4), более высокую энергоэффективность на 22 %, более высокую плотность транзисторов на 6 % и меньшее количество масок. TSMC ожидает, что первые отключения ленты появятся во второй половине 2022 года. [26] [27] [ нужно обновить ]

В декабре 2021 года TSMC анонсировала нового члена своего семейства «5-нм» процессов, предназначенного для приложений HPC: N4X. В процессе были оптимизированы конструкция и структура транзисторов, уменьшено сопротивление и емкость целевых металлических слоев и установлены MiM-конденсаторы высокой плотности. В то время ожидалось, что этот процесс [ требует обновления ] обеспечит повышение производительности до 15% по сравнению с N5 (или до 4% по сравнению с N4P) при 1,2 В и напряжении питания более 1,2 В. В то время TSMC заявила, что они ожидали, что [ нужно обновить ] N4X войдет в рискованное производство к первой половине 2023 года. [28] [29] [30]

В июне 2022 года Intel представила некоторые подробности о процессе Intel 4 (известном как «7 нм» до переименования в 2021 году): первом процессе компании, в котором используется EUV, плотность транзисторов в 2 раза выше по сравнению с Intel 7 (известный как «10 нм» ESF). (Enhanced Super Fin) до переименования), использование меди с кобальтовым покрытием для пяти тончайших слоев межсоединений, повышение производительности на 21,5 % при изо-мощности или на 40 % снижение энергопотребления при изо-частоте при 0,65 В по сравнению с Intel 7 и т. д. Впервые Intel Продуктом, который должен был быть создан на Intel 4, было Meteor Lake, включенное во втором квартале 2022 года и запланированное к поставке в 2023 году. [31] Intel 4 имеет шаг контактных затворов 50 нм, шаг ребер и минимального металла 30 нм, а высоту библиотеки 240 нм. Емкость металл-изолятор-металл была увеличена до 376 фФ/мкм², примерно в 2 раза по сравнению с Intel 7. [32] Процесс был оптимизирован для приложений HPC и поддерживал напряжение от <0,65 В до > 1,3 В. Оценка плотности транзисторов WikiChip для Intel 4 составляло 123,4 млн/мм², 2,04x по сравнению с 60,5 млн/мм² для Intel 7. Однако ячейка SRAM высокой плотности масштабировалась только на 0,77x (с 0,0312 до 0,024 мкм²), а высокопроизводительная ячейка - на 0,68x (с 0,0441). до 0,03 мкм²) по сравнению с Intel 7. [33] [ нужно обновить ]

27 сентября 2022 года AMD официально представила серию центральных процессоров Ryzen 7000, основанных на техпроцессе TSMC «5 нм» и микроархитектуре Zen 4 . [34] Zen 4 ознаменовал первое использование 5-нм техпроцесса для процессоров для настольных ПК на базе x86. AMD также выпустила серию графических процессоров Radeon 7000 на базе RDNA 3 , в которых также использовался техпроцесс TSMC «5 нм». [35]

Технологические узлы «5 нм»

Технологические узлы 4 нм

Шаг затвора транзистора также называется CPP (контактный полишаг), а шаг межсоединения также называется MMP (минимальный металлический шаг). [54] [55]

За пределами 4 нм

«3 нм» — это обычный термин для следующего узла после «5 нм». По состоянию на 2023 год TSMC начала производство чипов для избранных клиентов, а у Samsung и Intel есть планы на 2024 год. [49] [56] [ 57] [58]

«3,5 нм» также было названием первого узла после «5 нм». [59]

Рекомендации

  1. ^ Катресс, доктор Ян. «« Лучшая производительность на 5-нм техпроцессе, чем на 7-нм »: обновленная информация TSMC об уровне дефектов для N5» . АнандТех . Архивировано из оригинала 30 августа 2020 года . Проверено 28 августа 2020 г.
  2. ^ «Marvell и TSMC сотрудничают для создания портфеля инфраструктуры данных на основе 5-нм технологии» . HPCwire . Архивировано из оригинала 15 сентября 2020 года . Проверено 28 августа 2020 г.
  3. ^ Международная дорожная карта для устройств и систем: обновление 2021 г.: Подробнее Мур, IEEE, 2021 г., стр. 7, заархивировано из оригинала 7 августа 2022 года , получено 7 августа 2022 года.
  4. ^ «7-нм, 5-нм и 3-нм TSMC «это просто цифры… не имеет значения, какое это число»». 10 сентября 2019 года. Архивировано из оригинала 17 июня 2020 года . Проверено 20 апреля 2020 г.
  5. ↑ Сэмюэл К. Мур (21 июля 2020 г.). «Лучший способ измерения прогресса в области полупроводников: пришло время выбросить старую метрику закона Мура». IEEE-спектр . IEEE. Архивировано из оригинала 2 декабря 2020 года . Проверено 20 апреля 2021 г.
  6. ^ «Квантовые эффекты на 7/5 нм и дальше». Полупроводниковая техника . Архивировано из оригинала 15 июля 2018 года . Проверено 15 июля 2018 г.
  7. ^ «IBM заявляет о самом маленьком кремниевом транзисторе в мире - TheINQUIRER» . Theinquirer.net . 9 декабря 2002 года. Архивировано из оригинала 31 мая 2011 года . Проверено 7 декабря 2017 г.
  8. ^ Дорис, Брюс Б.; Докумачи, Омер Х.; Ёнг, Мейкей К.; Мокута, Анда; Чжан, Ин; Канарский, Томас С.; Рой, РА (декабрь 2002 г.). Экстремальное масштабирование с помощью ультратонких Si-канальных МОП-транзисторов . Дайджест. Международная встреча по электронным устройствам. стр. 267–270. doi :10.1109/IEDM.2002.1175829. ISBN 0-7803-7462-2. S2CID  10151651.
  9. ^ «NEC тестирует самый маленький транзистор в мире» . Thefreelibrary.com . Архивировано из оригинала 15 апреля 2017 года . Проверено 7 декабря 2017 г.
  10. ^ Вакабаяси, Хитоши; Ямагами, Сигэхару; Икезава, Нобуюки; Огура, Ацуши; Нарихиро, Мицуру; Арай, К.; Очиай, Ю.; Такеучи, К.; Ямамото, Т.; Могами, Т. (декабрь 2003 г.). Планарно-объемные КМОП-устройства с разрешением менее 10 нм, использующие управление боковым переходом . Международная конференция IEEE по электронным устройствам, 2003 г., стр. 20.7.1–20.7.3. doi :10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. S2CID  2100267.
  11. ^ «IMEC и Cadence раскрывают 5-нм тестовый чип» . Семивики.com . 4 июля 2023 г. Проверено 4 июля 2023 г.
  12. ^ «Дорожная карта перехода на 5 нм: необходима конвергенция многих решений» . Полу.орг . Архивировано из оригинала 26 ноября 2015 года . Проверено 25 ноября 2015 г.
  13. ^ Марк ЛаПедус (20 января 2016 г.). «5-нм потрясающие вызовы». Архивировано из оригинала 27 января 2016 года . Проверено 22 января 2016 г. Intel представила доклад, который вызвал искры и вызвал спекуляции относительно будущего направления передовой индустрии микросхем. Компания описала транзистор следующего поколения, названный нанопроводным полевым транзистором, который представляет собой полевой полевой транзистор, повернутый набок с обернутым вокруг него затвором. Утверждается, что нанопроволочный полевой транзистор Intel, иногда называемый полевым транзистором с полным затвором, соответствует требованиям к устройствам для 5-нм техпроцесса, определенным Международной технологической дорожной картой для полупроводников (ITRS).
  14. ↑ Себастьян, Энтони (5 июня 2017 г.). «IBM представляет первый в мире 5-нм чип» . Арс Техника . Архивировано из оригинала 5 июня 2017 года . Проверено 5 июня 2017 г.
  15. ↑ Хуэймин, Бу (5 июня 2017 г.). «5-нанометровые транзисторы постепенно внедряются в чипы». ИБМ . Архивировано из оригинала 9 июня 2021 года . Проверено 9 июня 2021 г.
  16. ^ «IBM выясняет, как производить 5-нм чипы» . UK.pcmag.com . 5 июня 2017 года. Архивировано из оригинала 3 декабря 2017 года . Проверено 7 декабря 2017 г.
  17. ^ аб Шилов, Антон. «Samsung завершает разработку 5-нм техпроцесса EUV». АнандТех . Архивировано из оригинала 20 апреля 2019 года . Проверено 31 мая 2019 г.
  18. ^ ab «Партнеры по экосистеме TSMC и OIP создают первую в отрасли комплексную инфраструктуру проектирования для 5-нм техпроцесса» (пресс-релиз). ТСМК. 3 апреля 2019 г.
  19. ^ «Двойной рисунок SALELE для узлов 7 и 5 нм» . ЛинкедИн . Архивировано из оригинала 20 сентября 2021 года . Проверено 25 марта 2021 г.
  20. ^ Джехван Ким; Джин Ким; Бёнчул Шин; Санга Ли; Джэ-Хён Кан; Джун-Вон Чжон; Пиюш Патхак; Жак Конделла; Фрэнк Э. Дженнари; Филипп Юрат; Я-Чье Лай (23 марта 2020 г.). Снижение риска выхода продукции, связанного с процессом, за счет замены шаблонов в проекте для системных микросхем, изготовленных на передовых технологических узлах . Учеб. SPIE 11328, Совместная оптимизация проектирования, процессов и технологий для обеспечения технологичности XIV, 113280I. Сан-Хосе, Калифорния, США. дои : 10.1117/12.2551970.
  21. ↑ Солца, Богдан (22 октября 2019 г.). «TSMC уже пробует 5-нм процессоры Apple A14 Bionic SoC для iPhone 2020 года» . Проверка ноутбука . Архивировано из оригинала 12 января 2020 года . Проверено 12 января 2020 г.
  22. ^ «Подробности TSMC 5 нм» . 21 марта 2020 г.
  23. ^ Катресс, доктор Ян. «Ранний 5-нм тестовый чип TSMC дает 80% производительности, HVM появится в первом полугодии 2020 года» . АнандТех . Архивировано из оригинала 25 мая 2020 года . Проверено 19 декабря 2019 г.
  24. ^ Грушка, Джоэл (25 августа 2020 г.). «TSMC прокладывает агрессивный курс в области 3-нм литографии и не только». ЭкстримТех . Архивировано из оригинала 22 сентября 2020 года . Проверено 12 сентября 2020 г.
  25. ↑ Патель, Дилан (27 октября 2020 г.). «Apple A14 содержит 134 миллиона транзисторов на мм², но плотность не соответствует заявленным TSMC». Полуанализ . Архивировано из оригинала 12 декабря 2020 года . Проверено 29 октября 2020 г.
  26. ^ «TSMC расширяет лидерство в передовых технологиях с помощью процесса N4P» . TSMC (Пресс-релиз). 26 октября 2021 г.
  27. ^ «TSMC расширяет свое 5-нм семейство новым узлом N4P с повышенной производительностью» . ВикиЧип . 26 октября 2021 года. Архивировано из оригинала 29 мая 2022 года . Проверено 28 мая 2022 г.
  28. ^ ab «TSMC представляет процесс N4X» (пресс-релиз). ТСМК. 16 декабря 2021 г.
  29. ^ ab «Будущее уже сейчас (сообщение в блоге)» . ТСМС . 16 декабря 2021 года. Архивировано из оригинала 7 мая 2022 года . Проверено 25 мая 2022 г.
  30. ^ ab «TSMC представляет узел N4X» . АнандТех . 17 декабря 2021 года. Архивировано из оригинала 25 мая 2022 года . Проверено 25 мая 2022 г.
  31. ^ Аб Смит, Райан. «Подробное описание узла процесса Intel 4: масштабирование плотности в 2 раза, повышение производительности на 20 %». АнандТех . Архивировано из оригинала 13 июня 2022 года . Проверено 13 июня 2022 г.
  32. ↑ Джонс, Скоттен (13 июня 2022 г.). «Глубокое погружение в Intel 4». Поливики .
  33. ↑ Аб Шор, Дэвид (19 июня 2022 г.). «Взгляд на технологию процессов Intel 4». Викичип-предохранитель .
  34. ^ «AMD выпускает процессоры для настольных ПК серии Ryzen 7000 с архитектурой Zen 4: самое быстрое ядро ​​в играх» (пресс-релиз). 29 августа 2022 г. Проверено 31 марта 2023 г.
  35. ↑ Викенс, Кэти (30 августа 2022 г.). «Лиза Су из AMD подтверждает архитектуру графического процессора RDNA 3 на базе чиплетов» . ПК-геймер . Проверено 20 сентября 2022 г.
  36. ^ «Международная дорожная карта IRDS для устройств и систем, издание 2017 г.» (PDF) . Архивировано из оригинала (PDF) 25 октября 2018 года.
  37. ^ abc Джонс, Скоттен (29 апреля 2020 г.), «Может ли TSMC сохранить лидерство в области технологических процессов», SemiWiki , заархивировано из оригинала 13 мая 2022 г. , получено 11 апреля 2022 г.
  38. ^ «Обновление Samsung Foundry 2019» . Поливики . 6 августа 2019 г. Архивировано из оригинала 29 мая 2022 г. . Проверено 14 мая 2022 г.
  39. ^ ab «Обновление Samsung 5 нм и 4 нм» . ВикиЧип . 19 октября 2019 г.
  40. ^ ab «Процесс литографии 5 нм». ВикиЧип . Архивировано из оригинала 6 ноября 2020 года . Проверено 30 апреля 2017 г. .
  41. ^ abcd «Samsung 3nm GAAFET приступает к рисковому производству; обсуждает улучшения следующего поколения» . 5 июля 2022 г.
  42. ^ «NVIDIA обеспечивает квантовый скачок в производительности и открывает новую эру нейронного рендеринга с серией GeForce RTX 40» . Отдел новостей NVIDIA . Проверено 20 сентября 2022 г.
  43. ^ «ПРАВДА о TSMC 5 нм» .
  44. ^ «N3E заменяет N3; поставляется во многих вариантах» . 4 сентября 2022 г.
  45. ^ ab МЕЖДУНАРОДНАЯ ДОРОЖНАЯ КАРТА ДЛЯ УСТРОЙСТВ И СИСТЕМ, ИЗДАНИЕ 2017 ГОДА — БОЛЬШЕ МУРА (PDF) , ITRS, 2017, раздел 4.5 Записи таблицы MM-10 (стр. 12): «Область битовых ячеек SRAM (um2)»; «Плотность ячеек SRAM 111 бит - Мбит/мм2», заархивировано из оригинала (PDF) 25 октября 2018 г. , получено 24 октября 2018 г.
  46. ^ abcd «Мы только что стали свидетелями смерти SRAM?». 4 декабря 2022 г.
  47. ^ JC Лю; и другие. Повышенная надежность 5-нм CMOS-технология с FinFET 5-го поколения с полностью развитым EUV и каналом высокой мобильности для мобильных SoC и высокопроизводительных вычислительных приложений . Международная конференция по электронным устройствам IEEE 2020 (IEDM). doi : 10.1109/IEDM13553.2020.9372009.
  48. ^ «Samsung Foundry клянется превзойти TSMC в течение пяти лет» .
  49. ^ ab Cutress, доктор Ян. «Дорожная карта Intel до 2025 года: с 4 нм, 3 нм, 20 А и 18 А ?!». АнандТех . Архивировано из оригинала 3 ноября 2021 года . Проверено 27 июля 2021 г.
  50. ↑ Боншор, Гэвин (20 октября 2022 г.). «Обзор Intel Core i9-13900K и i5-13600K: Raptor Lake приносит больше удовольствия» . АнандТех . Проверено 28 сентября 2023 г.
  51. ^ «TSMC N3 и предстоящие задачи» . 27 мая 2023 г.
  52. ↑ Гартенберг, Хаим (29 июля 2021 г.). «Лето Intel отстало». Грань . Архивировано из оригинала 22 декабря 2021 года . Проверено 22 декабря 2021 г.
  53. ^ «Intel представляет архитектуру Meteor Lake: Intel 4 предвещает дезагрегированное будущее мобильных процессоров» .
  54. ^ «Международная технологическая дорожная карта для полупроводников 2.0, исполнительный отчет, издание 2015 г.» (PDF) . Semiconductors.org . Архивировано из оригинала (PDF) 2 октября 2016 года . Проверено 7 декабря 2017 г.
  55. ^ «Процесс литографии 5 нм» . ВикиЧип . Архивировано из оригинала 6 ноября 2020 года . Проверено 7 декабря 2017 г.
  56. ^ «3-нм узел GAAFET Samsung отложен до 2024 года» . 30 июня 2021 года. Архивировано из оригинала 17 декабря 2021 года . Проверено 8 июля 2021 г.
  57. ^ Шилов, Антон. «Samsung: развертывание 3-нм узла GAE запланировано к 2022 году». АнандТех . Архивировано из оригинала 27 июля 2021 года . Проверено 27 июля 2021 г.
  58. ^ Шилов, Антон. «Обновление TSMC: 2 нм в разработке, 3 и 4 нм на подходе к 2022 году». АнандТех . Архивировано из оригинала 27 июля 2021 года . Проверено 27 июля 2021 г.
  59. ^ «15 взглядов с кремниевого саммита: макро- и нано-перспективы горизонта чипов» . ЭЭ Таймс . 16 января 2017 года. Архивировано из оригинала 28 июня 2018 года . Проверено 4 июня 2018 г.

Внешние ссылки