В производстве полупроводников процесс «7 нм» — это маркетинговый термин для технологического узла MOSFET после узла «10 нм» , определенного Международной технологической дорожной картой для полупроводников . Он основан на технологии FinFET (ребристый полевой транзистор), типе технологии многозатворных MOSFET .
Фраза «7 нм» не относится к каким-либо размерам интегральных схем и не имеет никакого отношения к длине затвора, шагу металла или шагу затвора; по крайней мере с 1997 года «узел» стал коммерческим названием в маркетинговых целях [1] , обозначающим новые поколения технологических процессов без какого-либо отношения к физическим свойствам. [2] [3] [4] Однако наименьший размер внутри отдельного транзистора, ширина ребра, иногда может составлять 7 нм. [5] Процессы TSMC и Samsung «10 нм» (10 LPE) по плотности транзисторов находятся где-то между процессами Intel «14 нм» и «10 нм» .
Тайваньская компания по производству полупроводников ( TSMC ) начала производство микросхем памяти SRAM емкостью 256 Мбит с использованием «7- нм » процесса под названием N7 в июне 2016 года, [6] до того, как Samsung начала массовое производство своего «7-нм» процесса под названием 7LPP в 2018 году. [ 7] Первый массовый мобильный процессор «7 нм», предназначенный для использования на массовом рынке, Apple A12 Bionic , был представлен на мероприятии Apple в сентябре 2018 года. [8] Хотя 31 августа 2018 года компания Huawei анонсировала собственный процессор «7 нм» до Apple A12 Bionic, Kirin 980, Apple A12 Bionic был выпущен для публичного массового использования потребителями до Kirin 980. Оба чипа были выпущены производства TSMC. [9]
В 2019 году [10] AMD выпустила свои процессоры « Рим » (EPYC 2) для серверов и центров обработки данных, которые основаны на узле TSMC N7 [11] и имеют до 64 ядер и 128 потоков. Они также выпустили потребительские настольные процессоры Matisse с числом ядер до 16 и 32 потоков. Однако кристалл ввода-вывода в многочиповом модуле Rome (MCM) изготовлен по 14-нм техпроцессу GlobalFoundries (14HP), а кристалл ввода-вывода Matisse использует 12-нм процесс GlobalFoundries (12LP+). Серия Radeon RX 5000 также основана на техпроцессе TSMC N7.
МОП-транзисторы размером 7 нм были впервые продемонстрированы исследователями в начале 2000-х годов. В 2002 году исследовательская группа IBM , в которую входили Брюс Дорис, Омер Докумачи, Мейкей Ионг и Анда Мокута, изготовила 6-нм MOSFET-транзистор кремний-на-изоляторе (SOI). [12] [13] В 2003 году исследовательская группа NEC под руководством Хитоши Вакабаяши и Сигэхару Ямагами изготовила 5 -нм МОП-транзистор. [14] [15]
В июле 2015 года IBM объявила, что создала первые функциональные транзисторы по технологии «7 нм» с использованием кремний-германиевого процесса. [16] [17] [18] [19]
В июне 2016 года TSMC произвела ячейки памяти SRAM емкостью 256 Мбит по технологии «7 нм» [6] с площадью ячейки 0,027 квадратных микрометров (550 F 2 ) [ правописание? ] с разумной рискованной доходностью производства. [20]
В апреле 2016 года TSMC объявила, что пробное производство «7 нм» начнется в первой половине 2017 года. [21] В апреле 2017 года TSMC начала рискованное производство микросхем памяти SRAM 256 Мбит с использованием процесса «7 нм» (N7FF +), [6] с литографией в крайнем ультрафиолете (EUV). [22] Производственные планы TSMC на «7 нм» по состоянию на начало 2017 года [ требуют обновления ] заключались в первоначальном использовании иммерсионной литографии в глубоком ультрафиолете (DUV) на этом технологическом узле (N7FF), а переходе от риска к коммерческому производству со второго квартала 2017 года. до второго квартала 2018 года. Кроме того, их производство более позднего поколения «7 нм» (N7FF +) было запланировано [ требует обновления ] для использования множественного рисунка EUV и предполагаемого перехода от риска к массовому производству в период с 2018 по 2019 год. [23]
В сентябре 2016 года GlobalFoundries объявила о пробном производстве во второй половине 2017 года и о рискованном производстве в начале 2018 года, при этом тестовые чипы уже запущены. [24]
В феврале 2017 года Intel анонсировала Fab 42 в Чандлере, штат Аризона , который, согласно пресс-релизам на тот момент, ожидался [ требует обновления ] для производства микропроцессоров с использованием производственного процесса «7 нм» (Intel 4 [25] ). [26] На тот момент компания не опубликовала никаких ожидаемых значений длин объектов на этом узле процесса. [ нужно обновить ]
В апреле 2018 года TSMC объявила о серийном производстве чипов «7 нм» (CLN7FF, N7). В июне 2018 года компания объявила о наращивании массового производства. [7]
В мае 2018 года Samsung объявила о производстве в этом году чипов «7 нм» (7LPP). ASML Holding NV является их основным поставщиком машин для литографии EUV. [27]
В августе 2018 года GlobalFoundries объявила о прекращении разработки чипов «7 нм», сославшись на стоимость. [28]
28 октября 2018 года компания Samsung объявила, что процесс второго поколения «7 нм» (7LPP) вступил в рискованное производство и на тот момент ожидалось, что оно будет запущено в массовое производство к 2019 году. [ требуется обновление ]
17 января 2019 года в ходе отчета о финансовых результатах за четвертый квартал 2018 года TSMC упомянула, что разные клиенты будут иметь «разные варианты» второго поколения «7 нм». [29] [ нужно обновить ]
16 апреля 2019 года TSMC объявила о своем «6-нм» техпроцессе под названием (CLN6FF, N6), который, согласно пресс-релизу, выпущенному 16 апреля 2019 года, на тот момент ожидался, что он появится в массовых продуктах с 2021 года . 30] [ требуется обновление ] В то время ожидалось, что N6 будет использовать EUVL до 5 уровней по сравнению с 4 уровнями в их процессе N7+. [31]
28 июля 2019 года TSMC анонсировала свой «7-нм» процесс второго поколения под названием N7P, который, по прогнозам, будет основан на DUV, как и их процесс N7. [32] Поскольку N7P был полностью IP-совместим с исходным «7 нм», а N7+ (который использует EUV) — нет, N7+ (объявленный ранее как «7 нм+») должен был быть отдельным процессом от «7 нм». . N6 («6 нм»), еще один процесс на основе EUV, в то время планировалось выпустить позже, чем даже процесс «5 нм» (N5) TSMC, с IP-совместимостью с N7. На своем отчете о прибылях и убытках за первый квартал 2019 года TSMC повторила свое заявление за четвертый квартал 2018 года [29] о том, что на тот момент ожидалось, что N7+ принесет менее 1 миллиарда тайваньских долларов дохода в 2019 году. [33] [ требуется обновление ]
5 октября 2019 года AMD объявила о своей дорожной карте EPYC , включающей чипы Milan, созданные с использованием процесса TSMC N7+. [34] [ нужно обновить ]
7 октября 2019 года TSMC объявила, что начала поставлять на рынок продукты N7+ в больших объемах. [35] [ нужно обновить ]
26 июля 2021 года Intel объявила о своей новой производственной программе, переименовав все свои будущие технологические узлы. [25] Технология Enhanced SuperFin (10ESF) Intel «10 нм», которая была примерно эквивалентна процессу N7 компании TSMC, отныне будет называться «Intel 7», в то время как их более ранний процесс «7 нм» раньше назывался «Intel 4». [25] [36] В результате первые процессоры Intel на базе Intel 7 на тот момент планировалось начать поставки ко второй половине 2022 года, [ требуется обновление ] , тогда как ранее Intel объявила, что планирует выпустить «7». nm" процессоры в 2023 году. [37] [ нужно обновить ]
В июне 2018 года AMD объявила о выпуске графических процессоров Radeon Instinct «7 нм» во второй половине 2018 года . [38] В августе 2018 года компания подтвердила выпуск графических процессоров. [39]
21 августа 2018 года компания Huawei анонсировала свою SoC HiSilicon Kirin 980, которая будет использоваться в их Huawei Mate 20 и Mate 20 Pro, построенных с использованием техпроцесса TSMC «7 нм» (N7). [ нужно обновить ]
12 сентября 2018 года Apple анонсировала свой чип A12 Bionic , используемый в iPhone XS и iPhone XR , построенный с использованием техпроцесса TSMC «7 нм» (N7). Процессор A12 стал первым 7-нм чипом для массового использования, поскольку он был выпущен до Huawei Mate 20. [40] [41] 30 октября 2018 года Apple анонсировала свой чип A12X Bionic , используемый в iPad Pro , созданный с использованием технологии TSMC. Процесс 7 нм" (N7). [42]
4 декабря 2018 года Qualcomm анонсировала свои процессоры Snapdragon 855 и 8cx , построенные с использованием техпроцесса TSMC «7 нм» (N7). [43] Первым массовым продуктом на базе Snapdragon 855 стал Lenovo Z5 Pro GT, анонсированный 18 декабря 2018 года. [44]
29 мая 2019 года MediaTek анонсировала свою SoC 5G, созданную с использованием техпроцесса TSMC «7 нм». [45]
7 июля 2019 года AMD официально представила серию центральных процессоров Ryzen 3000, основанных на техпроцессе TSMC «7 нм» и микроархитектуре Zen 2 .
6 августа 2019 года Samsung анонсировала SoC Exynos 9825, первый чип, созданный с использованием процесса 7LPP. Exynos 9825 — первый чип для массового рынка, созданный с использованием EUVL . [46]
6 сентября 2019 года компания Huawei анонсировала свои SoC HiSilicon Kirin 990 4G и 990 5G , созданные с использованием процессов TSMC N7 и N7+. [47]
10 сентября 2019 года Apple анонсировала свой чип A13 Bionic , используемый в iPhone 11 и iPhone 11 Pro , созданный с использованием процесса TSMC N7P второго поколения. [48]
Производство «7 нм» (узлы N7) составило 36% выручки TSMC во втором квартале 2020 года. [49]
17 августа 2020 года IBM анонсировала свой процессор Power10 . [48]
26 июля 2021 года Intel объявила, что ее процессоры Alder Lake будут производиться с использованием недавно переименованного процесса Intel 7, ранее известного как «10-нм Enhanced SuperFin». [25] На тот момент, согласно пресс-релизам, ожидалось, что эти процессоры будут выпущены во второй половине 2021 года. [ требуется обновление ] Ранее компания подтвердила «7 нм», теперь называемую «Intel 4». ", [25] семейство микропроцессоров под названием Meteor Lake, которое будет выпущено в 2023 году. [50] [51] [ нужно обновить ]
Ожидается, что литейный узел «7 нм» будет использовать любую из следующих технологий формирования рисунка или их комбинацию: разделение шага , самовыравнивающееся формирование рисунка и EUV-литографию . Каждая из этих технологий сопряжена с серьезными проблемами в управлении критическими размерами (CD), а также размещением шаблонов, причем все они связаны с соседними элементами.
Разделение высоты тона включает в себя разделение элементов, которые расположены слишком близко друг к другу, на разные маски, которые последовательно экспонируются с последующей обработкой литотравлением. Из-за использования разных экспозиций всегда существует риск ошибки наложения между двумя экспозициями, а также возникновения разных компакт-дисков в результате разных экспозиций.
Формирование промежуточного рисунка включает в себя нанесение слоя на предварительно структурированные элементы, а затем обратное травление для формирования прокладок на боковых стенках этих элементов, называемых центральными элементами. После удаления основных элементов прокладки используются в качестве маски травления для определения траншей в нижележащем слое. В то время как контроль промежуточного CD в целом превосходен, траншейный CD может попасть в одну из двух популяций из-за двух возможностей: находиться там, где находился основной элемент, или в оставшемся промежутке. Это известно как «ходьба по шагу». [52] Обычно шаг = сердечник CD + зазор CD + 2 * прокладка CD, но это не гарантирует, что сердечник CD = зазор CD. Для таких функций FEOL , как изоляция ворот или активной области (например, ребер), траншейный CD не так важен, как CD, определяемый проставками, и в этом случае создание рисунка с прокладками фактически является предпочтительным подходом к созданию рисунка.
При использовании самовыравнивающегося четверного рисунка (SAQP) используется вторая прокладка, заменяющая первую. В этом случае основной CD заменяется на основной CD - 2*2-й спейсерный CD, а разрывный CD заменяется на разрывный CD - 2*2-й спейсерный CD. Таким образом, размеры некоторых элементов строго определяются второй прокладкой CD, тогда как размеры остальных элементов определяются основной CD, шагом сердечника, а также первой и второй прокладочными CD. Центральный компакт-диск и шаг сердцевины определяются с помощью обычной литографии, тогда как разделительные компакт-диски не зависят от литографии. На самом деле ожидается, что это будет иметь меньше вариаций, чем разделение высоты звука, когда дополнительная экспозиция определяет свой собственный компакт-диск, как напрямую, так и через наложение.
Линии, определенные разделителями, также требуют обрезки. Пятна разреза могут смещаться при экспонировании, что приводит к искажению концов линий или проникновению в соседние линии.
Самовыравнивающееся литотравление-литотравление (SALELE) было реализовано для формирования рисунка BEOL «7 нм». [53]
Литография в экстремальном ультрафиолете (также известная как EUV или EUVL ) способна разрешать детали размером менее 20 нм в обычном стиле литографии. Однако трехмерная отражающая природа маски EUV приводит к новым аномалиям изображения. Особой неприятностью является эффект двух полос, когда пара одинаковых элементов в форме полосок не фокусируется одинаково. Одна особенность по существу находится в «тени» другой. Следовательно, эти две функции обычно имеют разные компакт-диски, которые меняются в зависимости от фокуса, и эти функции также меняют положение в зависимости от фокуса. [54] [55] [56] Этот эффект может быть аналогичен тому, который может возникнуть при разделении высоты тона. Связанный с этим вопрос — это разница в наилучшем фокусе между функциями разных питчей. [57]
У EUV также есть проблемы с надежной печатью всех функций в большой популяции; некоторые контакты могут полностью отсутствовать или линии перемыкаться. Они известны как стохастические сбои печати. [58] [59] Уровень дефектов составляет порядка 1 тыс./мм 2 . [60]
Зазор между наконечниками трудно контролировать в EUV, в основном из-за ограничений освещенности. [61] Предпочтительна отдельная экспозиция(и) для линий разреза.
Маски с ослабленным фазовым сдвигом использовались при производстве узла 90 нм для обеспечения адекватных окон фокусировки для контактов с произвольным шагом с длиной волны ArF-лазера (193 нм), [62] [63] , тогда как это улучшение разрешения недоступно для EUV. [64] [65]
На конференции EUV Lithography SPIE в 2021 году клиент TSMC сообщил, что выход EUV-контакта сопоставим с выходом при иммерсионном мультипаттерне. [66]
Из-за этих проблем технология «7 нм» создает беспрецедентные трудности с созданием паттернов на задней стороне линии (BEOL). Предыдущий крупносерийный и долговечный литейный узел (Samsung «10 нм», TSMC «16 нм») использовал разделение тона для металлических слоев с более плотным пеком. [67] [68] [69]
Поскольку в настоящее время инструменты погружения работают быстрее, на большинстве слоев по-прежнему используется мультипаттерн. На слоях, требующих иммерсионного четырехслойного рисунка, производительность завершения слоев с помощью EUV сопоставима. На других слоях погружение было бы более продуктивным при завершении слоя даже при наличии мультипаттернов.
Формирование металлического рисунка «7 нм», в настоящее время практикуемое TSMC, включает в себя линии самовыравнивающегося двойного рисунка (SADP) с разрезами, вставленными внутри ячейки на отдельной маске по мере необходимости для уменьшения высоты ячейки. [72] Однако для формирования плавника используется самовыравнивающийся четырехугольный рисунок (SAQP), который является наиболее важным фактором производительности. [73] Проверки правил проектирования также позволяют избежать использования нескольких шаблонов и обеспечивают достаточные зазоры для разрезов, поэтому требуется только одна маска разреза. [73]
Именование технологических узлов четырьмя разными производителями (TSMC, Samsung, SMIC , Intel) частично обусловлено маркетингом и не связано напрямую с каким-либо измеримым расстоянием на кристалле — например, узел «7 нм» TSMC ранее был схожим по некоторым ключевым параметрам. к запланированной Intel первой итерации узла «10 нм», прежде чем Intel выпустила дальнейшие итерации, кульминацией которых стал «10-нм Enhanced SuperFin», который позже был переименован в «Intel 7» по маркетинговым причинам. [74] [75]
Поскольку реализация EUV на скорости «7 нм» все еще ограничена, многошаблонирование по-прежнему играет важную роль в стоимости и доходности; EUV добавляет дополнительные соображения. Разрешение большинства критических слоев по-прежнему определяется множественным структурированием. Например, для «7 нм» Samsung, даже со слоями с шагом 36 нм с одним рисунком EUV, слои с шагом 44 нм все равно будут иметь четырехкратный рисунок. [76]
Процесс 7LP (ведущая производительность) GlobalFoundries «7 нм» предлагал бы на 40 % более высокую производительность или на 60 %+ меньшую мощность при 2-кратном увеличении плотности и на 30–45 % более низкой стоимости кристалла по сравнению с процессом «14 нм» . Шаг контактного полиэфира (CPP) должен был составлять 56 нм, а минимальный шаг металла (MMP) - 40 нм, что было получено с использованием самовыравнивающегося двойного рисунка (SADP). Размер ячейки SRAM 6T имел бы размер 0,269 квадратных микрона. GlobalFoundries планировала в конечном итоге использовать EUV-литографию в улучшенном процессе под названием 7LP+. [98] Позже GlobalFoundries прекратила разработку всех процессов «7 нм» и выше. [99]
Новый процесс Intel «Intel 7», ранее известный как «10 нм Enhanced SuperFin» (10ESF), основан на предыдущем 10-нм узле. Узел будет иметь прирост производительности на 10-15% на ватт . Между тем, их старый «7-нм» техпроцесс, который теперь называется «Intel 4 », в то время должен был быть выпущен в 2023 году . была обнародована, хотя плотность транзисторов на тот момент оценивалась как минимум в 202 миллиона транзисторов на квадратный миллиметр. [25] [101] [ нужно обновить ] По состоянию на 2020 год у Intel возникли проблемы с процессом «Intel 4», вплоть до передачи на аутсорсинг производства своих графических процессоров Ponte Vecchio. [102] [103] [ нужно обновить ]