Центральный процессор
ARM Cortex-A72 — это центральный процессор , реализующий 64-битный набор инструкций ARMv8-A, разработанный конструкторским центром ARM Holdings в Остине . Cortex-A72 — это суперскалярный конвейер с 3-сторонним декодированием вне очереди . [1] Он доступен лицензиатам как ядро SIP , а его конструкция делает его пригодным для интеграции с другими ядрами SIP (например, GPU , контроллером дисплея , DSP , процессором изображений и т. д.) в один кристалл, образующий систему на кристалле (SoC). Cortex-A72 был анонсирован в 2015 году как преемник Cortex -A57 и был разработан для использования на 20% меньше энергии или обеспечения на 90% большей производительности. [2] [3]
Обзор
- Конвейерный процессор с глубоко нарушенным порядком выполнения , спекулятивным выпуском, 3-ходовой суперскалярный конвейер исполнения
- Расширения DSP и NEON SIMD обязательны для каждого ядра
- Встроенный модуль обработки плавающей точки VFPv4 (на ядро)
- Поддержка аппаратной виртуализации
- Кодирование набора инструкций Thumb-2 уменьшает размер 32-битных программ, практически не влияя на производительность.
- Расширения безопасности TrustZone
- Program Trace Macrocell и CoreSight Design Kit для незаметной трассировки выполнения инструкций
- 32 КБ данных (двухсторонняя ассоциативная память) + 48 КБ инструкций (трехсторонняя ассоциативная память) кэш L1 на ядро
- Интегрированный контроллер кэша 2-го уровня с низкой задержкой (16-канальный наборно-ассоциативный), настраиваемый размер от 512 КБ до 4 МБ на кластер
- Полностью ассоциативный буфер трансляции инструкций L1 (TLB) на 48 записей с собственной поддержкой размеров страниц 4 КиБ, 64 КиБ и 1 МБ
- 32-записная полностью ассоциативная TLB-база данных L1 с собственной поддержкой размеров страниц 4 КиБ, 64 КиБ и 1 МБ
- 4-канальный наборно-ассоциативный из 1024 записей унифицированного L2 TLB на ядро, поддерживает hit-under-miss
- Сложный алгоритм прогнозирования ветвлений, который значительно повышает производительность и снижает затраты энергии на неверные прогнозы и спекуляции
- Ранняя метка IC – 3-канальный кэш L1 с прямым отображением мощности*
- Региональная маркировка TLB и μBTB
- Оптимизации целевых ветвей с небольшим смещением
- Подавление избыточных обращений к предиктору ветвлений
Чипсы
Смотрите также
Ссылки
- ^ ab "Процессор Cortex-A72". ARM Holdings . Получено 2014-02-02 .
- ^ Фрумусану, Андрей (3 февраля 2015 г.). "ARM анонсирует Cortex-A72, CCI-500 и Mali-T880". Anandtech . Получено 29 марта 2017 г. .
- ^ Фрумусану, Андрей (23 апреля 2015 г.). «ARM раскрывает подробности архитектуры Cortex-A72». Anandtech . Получено 29 марта 2017 г. .
- ^ "Raspberry Pi 4 уже в продаже от $35". Raspberry Pi . 2019-06-24 . Получено 2019-06-24 .
Внешние ссылки
- Официальный сайт
- Технические справочные руководства ARM Cortex-A72
