stringtranslate.com

Ребристый полевой транзистор

Устройство FinFET с двойным затвором

Ребристый полевой транзистор ( FinFET ) — это многозатворное устройство , MOSFET ( полевой транзистор металл-оксид-полупроводник ), построенный на подложке , где затвор расположен на двух, трех или четырех сторонах канала или обернут вокруг него. канал, образующий двойную или даже многозатворную структуру. Эти устройства получили общее название «FinFET», поскольку область истока/стока образует ребра на поверхности кремния. Устройства FinFET имеют значительно более быстрое время переключения и более высокую плотность тока , чем планарная технология CMOS (комплементарный металл-оксид-полупроводник). [1]

FinFET — это тип непланарного транзистора или «3D» транзистора. [2] Это основа современного производства наноэлектронных полупроводниковых приборов . Микрочипы, использующие вентили FinFET, впервые стали коммерциализироваться в первой половине 2010-х годов и стали доминирующей конструкцией вентилей в технологических узлах 14 , 10 и 7 нм .

Один транзистор FinFET обычно содержит несколько ребер, расположенных рядом и покрытых одним и тем же затвором, которые электрически действуют как одно целое. Количество ребер можно варьировать, чтобы регулировать силу и производительность привода. [3]

История

После того, как МОП-транзистор был впервые продемонстрирован Мохамедом Аталлой и Давоном Кангом из Bell Labs в 1960 году, [4] концепция тонкопленочного транзистора с двойным затвором (TFT) была предложена Х.Р. Фаррой ( Bendix Corporation ) и Р.Ф. Стейнбергом в 1967 году. [5] МОП-транзистор с двойным затвором был позже предложен Тосихиро Сэкигавой из Электротехнической лаборатории (ETL) в патенте 1980 года , описывающем планарный XMOS-транзистор. [6] Секигава изготовил XMOS-транзистор вместе с Ютакой Хаяши в ETL в 1984 году. Они продемонстрировали, что эффекты короткого канала могут быть значительно уменьшены, если поместить полностью обедненный кремний на изоляторе (SOI) между двумя соединенными вместе электродами затвора . [7] [8]

Первый тип транзистора FinFET назывался «Транзистор с обедненным обедненным каналом» (DELTA), который был впервые изготовлен в Японии Дигом Хисамото, Тору Кага, Йошифуми Кавамото и Эйдзи Такеда из Центральной исследовательской лаборатории Hitachi в 1989 году . [7] [9] [10] Затвор транзистора может закрывать и электрически контактировать с ребром полупроводникового канала как сверху, так и по бокам или только по бокам. Первый называется транзистором с тремя затворами , а второй — транзистором с двойным затвором . Транзистор с двойным затвором опционально может иметь каждую сторону, подключенную к двум различным клеммам или контактам. Этот вариант называется разделенным транзистором . Это позволяет более точно контролировать работу транзистора.

Индонезийский инженер Эффенди Леобандунг, работая в Университете Миннесоты , опубликовал совместно со Стивеном Ю. Чоу на 54-й конференции по исследованию устройств в 1996 году статью, в которой описывалась выгода от разрезания широкого КМОП- транзистора на множество каналов с узкой шириной для улучшения масштабирования и увеличения устройства. ток устройства за счет увеличения эффективной ширины устройства. [11] Именно такая структура выглядит в современном FinFET. Хотя некоторой шириной устройства жертвуют, разрезая его на узкие части, проводимость боковой стенки узких ребер с лихвой компенсирует потери для высоких ребер. [12] [13] Устройство имело ширину канала 35 нм и длину канала 70 нм . [11]

Потенциал исследований Дига Хисамото по транзисторам DELTA привлек внимание Агентства перспективных исследовательских проектов Министерства обороны (DARPA), которое в 1997 году заключило контракт с исследовательской группой Калифорнийского университета в Беркли на разработку глубокого субмикронного транзистора на основе Технология ДЕЛЬТА. [14] Группу возглавлял Хисамото вместе с Чэньмином Ху из TSMC . В период с 1998 по 2004 год команда совершила следующие прорывы. [15]

В статье за ​​декабрь 2000 года [20] они ввели термин «FinFET» (полевой транзистор с плавниками), используемый для описания непланарного транзистора с двойным затвором, построенного на подложке SOI. [21]

В 2006 году группа корейских исследователей из Корейского института передовых наук и технологий (KAIST) и Национального центра нанотехнологий разработала 3-нм транзистор, самое маленькое в мире наноэлектронное устройство, основанное на технологии FinFET с круговым затвором (GAA). . [22] [23] В 2011 году исследователи из Университета Райса Масуд Ростами и Картик Моханрам продемонстрировали, что FinFET могут иметь два электрически независимых затвора, что дает разработчикам схем больше гибкости при проектировании эффективных затворов с низким энергопотреблением. [24]

В 2020 году Чэньмин Ху получил награду Почетной медали IEEE за разработку FinFET, которому Институт инженеров по электротехнике и электронике (IEEE) приписал перевод транзисторов в третье измерение и расширение закона Мура . [25]

Коммерциализация

Первый в отрасли 25-нанометровый транзистор, работающий всего от 0,7 В, был продемонстрирован в декабре 2002 года компанией TSMC . Конструкция «Omega FinFET», названная в честь сходства греческой буквы « Омега » и формы, в которой затвор охватывает структуру истока/стока, имеет задержку затвора всего 0,39 пикосекунды (пс) для транзистора N-типа. и 0,88 пс для П-типа.

В 2004 году Samsung продемонстрировала конструкцию «Bulk FinFET», которая позволила массово производить устройства FinFET. Они продемонстрировали динамическую память с произвольным доступом ( DRAM ), изготовленную по 90  -нм техпроцессу Bulk FinFET. [15]

В 2011 году Intel продемонстрировала транзисторы с тройным затвором , в которых затвор окружает канал с трех сторон, что позволяет повысить энергоэффективность и снизить задержку затвора — и, следовательно, повысить производительность — по сравнению с планарными транзисторами. [26] [27] [28]

Коммерчески производимые чипы с техпроцессом 22 нм и ниже обычно используют конструкции затворов FinFET (но планарные процессы существуют вплоть до 18 нм, а 12 нм находятся в разработке). Вариант Tri-Gate от Intel был анонсирован в 2011 году для микроархитектуры Ivy Bridge . [29] Эти устройства поставляются с 2012 года. Начиная с 2014 года, крупные литейные предприятия (TSMC, Samsung, GlobalFoundries ) по 14-нм (или 16-нм) стали использовать конструкции FinFET.

В 2013 году SK Hynix начала коммерческое массовое производство по 16-  нм техпроцессу, [30] TSMC начала производство 16-  нм техпроцесса FinFET, [31] и Samsung Electronics начала производство по 10-  нм техпроцессу. [32] TSMC начала производство 7-нм техпроцесса в 2017 году, [33] а Samsung начала производство 5-нм техпроцесса в 2018 году . [34] В 2019 году Samsung объявила о планах коммерческого производства 3-  нм техпроцесса GAAFET к 2021 году. [35 ]

Коммерческое производство наноэлектронной полупроводниковой памяти FinFET началось в 2010-х годах. [1] В 2013 году SK Hynix начала массовое производство флэш-памяти NAND  16 нм , [30] а Samsung Electronics начала производство флэш-памяти NAND с многоуровневыми ячейками (MLC) 10 нм . [32] В 2017 году TSMC начала производство памяти SRAM по 7-нм техпроцессу. [33] 

Смотрите также

Рекомендации

  1. ^ аб Камаль, Камаль Ю. (2022). «Кремниевый век: тенденции в индустрии полупроводниковых приборов» (PDF) . Журнал инженерных наук и технологий. Обзор . 15 (1): 110–115. дои : 10.25103/jestr.151.14. ISSN  1791-2377. S2CID  249074588 . Проверено 26 мая 2022 г.
  2. ^ «Что такое Финфет?». Компьютерная надежда . 26 апреля 2017 года . Проверено 4 июля 2019 г.
  3. ↑ Шимпи, Ананд Лал (4 мая 2011 г.). «Intel объявляет о выпуске первых 22-нм 3D-транзисторов Tri-Gate, поставка которых состоится во втором полугодии 2011 года». АнандТех . Проверено 18 января 2022 г.
  4. ^ «1960: Демонстрация металлооксидно-полупроводникового (МОП) транзистора» . Кремниевый двигатель . Музей истории компьютеров . Проверено 25 сентября 2019 г.
  5. ^ Фарра, HR; Штейнберг, РФ (февраль 1967 г.). «Анализ тонкопленочного транзистора с двойным затвором». Транзакции IEEE на электронных устройствах . 14 (2): 69–74. Бибкод : 1967ITED...14...69F. дои : 10.1109/T-ED.1967.15901.
  6. ^ Койке, Ханпей; Накагава, Тадаси; Сэкигава, Тосиро; Сузуки, Э.; Цуцуми, Тосиюки (23 февраля 2003 г.). «Основные соображения по компактному моделированию МОП-транзисторов DG с четырехполюсным режимом работы». Краткое описание TechConnect . 2 (2003): 330–333. S2CID  189033174.
  7. ^ аб Колинг, JP (2008). FinFET и другие многозатворные транзисторы. Springer Science & Business Media. стр. 11 и 39. ISBN. 9780387717517.
  8. ^ Сэкигава, Тосихиро; Хаяси, Ютака (август 1984 г.). «Расчет пороговых вольт-амперных характеристик ХМОП-транзистора, имеющего дополнительный нижний затвор». Твердотельная электроника . 27 (8): 827–828. Бибкод : 1984SSEle..27..827S. дои : 10.1016/0038-1101(84)90036-4. ISSN  0038-1101.
  9. ^ Хисамото, Диг; Кага, Тору; Кавамото, Ёсифуми; Такеда, Эйдзи (декабрь 1989 г.). «Полностью обедненный транзистор с обедненным каналом (DELTA) - новый вертикальный сверхтонкий SOI MOSFET». Международный технический дайджест по электронным устройствам . стр. 833–836. doi :10.1109/IEDM.1989.74182. S2CID  114072236.
  10. ^ «Получатели премии IEEE Эндрю С. Гроува» . Премия IEEE Эндрю С. Гроува . Институт инженеров электротехники и электроники . Проверено 4 июля 2019 г.
  11. ^ аб Леобандунг, Эффенди; Чоу, Стивен Ю. (1996). «Уменьшение эффектов коротких каналов в КНИ МОП-транзисторах с шириной канала 35 нм и длиной канала 70 нм». Дайджест 54-й ежегодной конференции по исследованию устройств , 1996 г. стр. 110–111. дои : 10.1109/DRC.1996.546334. ISBN 0-7803-3358-6. S2CID  30066882.
  12. ^ Леобандунг, Эффенди (июнь 1996 г.). Наноразмерные МОП-транзисторы и однозарядные транзисторы на КНИ (кандидатская диссертация). Миннеаполис, Миннесота: Университет Миннесоты. п. 72.
  13. ^ Леобандунг, Эффенди; Гу, Цзянь; Го, Линцзе; Чоу, Стивен Ю. (1 ноября 1997 г.). «Полевые транзисторы металл-оксид-полупроводник с проволочным каналом и с закрученным затвором со значительным снижением эффектов короткого канала». Журнал вакуумной науки и технологий B: Микроэлектроника и обработка, измерение и явления нанометровых структур . 15 (6): 2791–2794. Бибкод : 1997JVSTB..15.2791L. дои : 10.1116/1.589729. ISSN  1071-1023.
  14. ^ «Прорывное преимущество для FPGA с технологией Tri-Gate» (PDF) . Интел . 2014 . Проверено 4 июля 2019 г.
  15. ^ аб Цу-Дже Кинг, Лю (11 июня 2012 г.). «ФинФЭТ: история, основы и будущее». Калифорнийский университет в Беркли . Симпозиум по кратким курсам технологий СБИС. Архивировано из оригинала 28 мая 2016 года . Проверено 9 июля 2019 г.
  16. ^ Хисамото, Диг; Ху, Ченмин; Лю, Цу-Дже Кинг; Бокор, Джеффри; Ли, Вэнь-Чин; Кедзерский, Якуб; Андерсон, Эрик; Такеучи, Хидеки; Асано, Казуя (декабрь 1998 г.). «МОП-транзистор со складчатым каналом для эпохи субдесятых микронов». Международное собрание по электронным устройствам, 1998 г. Технический сборник (Кат. № 98CH36217) . стр. 1032–1034. doi :10.1109/IEDM.1998.746531. ISBN 0-7803-4774-9. S2CID  37774589.
  17. ^ Хисамото, Диг; Кедзерский, Якуб; Андерсон, Эрик; Такеучи, Хидеки (декабрь 1999 г.). «Суб50-нм FinFET: PMOS» (PDF) . Международная встреча по электронным устройствам, 1999 г. Технический сборник (Кат. № 99CH36318) . стр. 67–70. doi :10.1109/IEDM.1999.823848. ISBN 0-7803-5410-9. S2CID  7310589.
  18. ^ Ху, Ченмин ; Чой, Ян-Кю; Линдерт, Н.; Сюань, П.; Тан, С.; Имел.; Андерсон, Э.; Бокор, Дж.; Цу-Джэ Кинг, Лю (декабрь 2001 г.). «Технологии КМОП FinFET суб-20 нм». Международная встреча по электронным устройствам. Технический сборник (Кат. № 01CH37224) . стр. 19.1.1–19.1.4. doi :10.1109/IEDM.2001.979526. ISBN 0-7803-7050-3. S2CID  8908553.
  19. ^ Ахмед, Шибли; Белл, Скотт; Табери, Сайрус; Бокор, Джеффри; Кайсер, Дэвид; Ху, Ченмин; Лю, Цу-Дже Кинг; Ю, Бин; Чанг, Лиланд (декабрь 2002 г.). «Масштабирование FinFET до длины затвора 10 нм» (PDF) . Дайджест. Международная встреча по электронным устройствам . стр. 251–254. CiteSeerX 10.1.1.136.3757 . doi :10.1109/IEDM.2002.1175825. ISBN  0-7803-7462-2. S2CID  7106946.
  20. ^ Хисамото, Диг; Ху, Ченмин ; Бокор, Дж.; Король Цу-Дже; Андерсон, Э.; и другие. (декабрь 2000 г.). «FinFET — самовыравнивающийся полевой МОП-транзистор с двойным затвором, масштабируемый до 20 нм». Транзакции IEEE на электронных устройствах . 47 (12): 2320–2325. Бибкод : 2000ITED...47.2320H. CiteSeerX 10.1.1.211.204 . дои : 10.1109/16.887014. 
  21. ^ Хисамото, Диг; Ху, Ченмин ; Хуан, Сюэцзюэ; Ли, Вэнь-Чин; Куо, Чарльз; и другие. (май 2001 г.). «P-канальный FinFET суб-50 нм» (PDF) . Транзакции IEEE на электронных устройствах . 48 (5): 880–886. Бибкод : 2001ITED...48..880H. дои : 10.1109/16.918235.
  22. ^ «Тихая комната внизу. (нанометровый транзистор, разработанный Ян-кю Чой из Корейского передового института науки и технологий)», Nanoparticle News , 1 апреля 2006 г., заархивировано из оригинала 6 ноября 2012 г. , получено 6 июля 2019 г.
  23. ^ Ли, Хёнджин; и другие. (2006). «Универсальный FinFET-транзистор суб-5 нм для максимального масштабирования». Симпозиум 2006 г. по технологии СБИС, 2006 г. Сборник технических статей . стр. 58–59. дои : 10.1109/VLSIT.2006.1705215. hdl : 10203/698 . ISBN 978-1-4244-0005-8. S2CID  26482358.
  24. ^ Ростами, М.; Моханрам, К. (2011). «FinFET с двумя V-образными независимыми затворами для логических схем малой мощности» (PDF) . Транзакции IEEE по автоматизированному проектированию интегральных схем и систем . 30 (3): 337–349. doi : 10.1109/TCAD.2010.2097310. hdl : 1911/72088 . S2CID  2225579.
  25. ^ «Как отец FinFET помог спасти закон Мура: Ченмин Ху, обладатель Почетной медали IEEE 2020 года, перенес транзисторы в третье измерение» . IEEE-спектр . 21 апреля 2020 г. Проверено 27 декабря 2021 г.
  26. ^ Бор, Марк; Мистри, Кайзад (май 2011 г.). «Революционная транзисторная технология Intel на 22 нм» (PDF) . intel.com . Проверено 18 апреля 2018 г.
  27. ^ Грэбэм, Дэн (6 мая 2011 г.). «Транзисторы Intel Tri-Gate: все, что вам нужно знать». ТехРадар . Проверено 19 апреля 2018 г.
  28. ^ Бор, Марк Т.; Янг, Ян А. (2017). «Тенденции масштабирования КМОП и не только». IEEE микро . 37 (6): 20–29. дои : 10.1109/MM.2017.4241347. S2CID  6700881. Следующей крупной транзисторной инновацией стало появление транзисторов FinFET (трехзатворных) по 22-нм технологии Intel в 2011 году.
  29. ^ «22-нм трехмерная транзисторная технология Intel с тремя затворами» . Отдел новостей Intel .
  30. ^ ab «История: 2010-е». СК Хайникс . Проверено 8 июля 2019 г.
  31. ^ «Технология 16/12 нм» . ТСМС . Проверено 30 июня 2019 г.
  32. ^ ab «Samsung массовое производство 3-битной флэш-памяти MLC NAND емкостью 128 ГБ» . Аппаратное обеспечение Тома . 11 апреля 2013 года . Проверено 21 июня 2019 г.
  33. ^ ab «Технология 7 нм». ТСМС . Проверено 30 июня 2019 г.
  34. ^ Шилов, Антон. «Samsung завершает разработку 5-нм техпроцесса EUV». www.anandtech.com . Проверено 31 мая 2019 г.
  35. ^ Армасу, Люциан (11 января 2019 г.), «Samsung планирует массовое производство 3-нм чипов GAAFET в 2021 году», www.tomshardware.com

Внешние ссылки