Intel Personal SuperComputer ( Intel iPSC ) — линейка параллельных компьютеров в 1980-х и 1990 - х годах. На смену iPSC/1 пришла Intel iPSC/2 , а затем Intel iPSC/860 .
В 1984 году Джастин Раттнер стал менеджером группы Intel Scientific Computers в Бивертоне, штат Орегон . Он нанял команду, в которую входил математик Клив Молер . [1] iPSC использовал топологию межсетевого взаимодействия Hypercube для соединений между процессорами, внутренне вдохновленную исследовательским проектом Caltech Cosmic Cube . По этой причине он был сконфигурирован с узлами, нумерованными степенью двойки, что соответствует углам гиперкубов увеличивающейся размерности. [2]
Intel анонсировала iPSC/1 в 1985 году, с 32–128 узлами, соединенными Ethernet в гиперкуб. Система управлялась персональным компьютером эпохи PC/AT, работающим под управлением Xenix , «менеджера куба». [3] Каждый узел имел ЦП 80286 с математическим сопроцессором 80287 , 512 Кб ОЗУ и восемь портов Ethernet (семь для соединения гиперкуба и один для связи с менеджером куба). [1]
Интерфейс передачи сообщений под названием NX, разработанный Полом Пирсом, развивался на протяжении всего срока службы линейки iPSC. [4] Поскольку только менеджер куба имел связь с внешним миром, разработка и отладка приложений были затруднены. [5]
Базовыми моделями были iPSC/d5 (пятимерный гиперкуб с 32 узлами), iPSC/d6 (шесть измерений с 64 узлами) и iPSC/d7 (семь измерений со 128 узлами). Каждый шкаф имел 32 узла, а цены варьировались до примерно полумиллиона долларов за модель iPSC/d7 с четырьмя шкафами. [1] Также были доступны модели с дополнительной памятью (iPSC-MX) и векторным процессором (iPSC-VX) в трех размерах. Также был доступен четырехмерный гиперкуб (iPSC/d4) с 16 узлами. [6]
iPSC/1 был назван первым параллельным компьютером, построенным из коммерческих готовых деталей. [7] Это позволило ему выйти на рынок примерно в то же время, что и его конкуренту nCUBE , хотя проект nCUBE начался раньше. Каждый корпус iPSC имел (общие) размеры 127 см x 41 см x 43 см. Общая производительность компьютера оценивалась в 2 M FLOPS . Ширина памяти составляла 16 бит.
Серийный № 1 iPSC/1 с 32 узлами был доставлен в Окриджскую национальную лабораторию в 1985 году. [8] [9]
Intel iPSC/2 был анонсирован в 1987 году. Он был доступен в нескольких конфигурациях, базовая установка представляла собой один корпус с 16 процессорами Intel 80386 с частотой 16 МГц, каждый с 4 МБ памяти и сопроцессором 80387 на одном модуле. [10] Операционная система и пользовательские программы загружались с управляющего ПК. Обычно этот ПК был Intel 301 со специальной интерфейсной картой. Вместо Ethernet для соединения гиперкубов использовался специальный модуль прямого подключения с восемью каналами со скоростью передачи данных около 2,8 Мбайт/с каждый. [10] Специальное оборудование для соединения приводило к более высокой стоимости, но уменьшало задержки связи. [11] Программное обеспечение в управляющем процессоре называлось System Resource Manager вместо «менеджер куба». Система допускает расширение до 128 узлов, каждый с процессором и сопроцессором. [12]
Базовые модули можно было обновить до версии SX (Scalar eXtension) , добавив блок с плавающей точкой Weitek 1167. [13] Другая конфигурация позволяла каждому процессорному модулю быть сопряженным с модулем VX (Vector eXtension) с выделенными блоками умножения и сложения. Это имеет тот недостаток, что количество доступных слотов для интерфейсных карт уменьшается вдвое. Наличие нескольких шкафов как части одной и той же системы iPSC/2 необходимо для запуска максимального количества узлов и обеспечения их подключения к модулям VX. [14]
Узлы iPSC/2 работали под управлением фирменной операционной системы NX/2, в то время как хост-машина работала под управлением System V или Xenix . [15] Узлы могли быть сконфигурированы как iPSC/1 без локального дискового хранилища или использовать одно из соединений Direct-Connect Module с кластерной файловой системой (в то время называвшейся параллельной файловой системой). [14] [16] Использование как более быстрых узловых вычислительных элементов, так и системы межсоединений повысило производительность приложений по сравнению с iPSC/1. [17] [18] Было построено около 140 систем iPSC/2. [19]
Intel анонсировала iPSC/860 в 1990 году . iPSC/860 состоял из 128 процессорных элементов, соединенных в гиперкуб, каждый элемент состоял из микропроцессора Intel i860 с частотой 40–50 МГц или Intel 80386. [20] Память на узел была увеличена до 8 МБ, и использовался аналогичный модуль прямого подключения, который ограничивал размер до 128 узлов. [21]
Одним из клиентов была Национальная лаборатория Ок-Ридж . [20] Производительность iPSC/860 анализировалась в нескольких исследовательских проектах. [22] [23] iPSC/860 также был первоначальной платформой разработки для параллельного движка трассировки лучей Tachyon [24] [25] , который стал частью бенчмарка SPEC MPI 2007 и широко используется до сих пор. [26] Линия iPSC была заменена исследовательским проектом Touchstone Delta в Калифорнийском технологическом институте , который превратился в Intel Paragon .