Похоже, что AMD не использовала K-номенклатуру (которая изначально означала «Kryptonite» в процессоре K5 [2] ) с тех пор, как для семейства процессоров AMD K8 или Athlon 64 было использовано кодовое название K8 , поскольку после начала 2005 года в официальных документах и пресс-релизах AMD не появлялось никаких соглашений об именах K-номенклатуры, кроме K8.
Название « K8L » впервые было придумано Чарли Демерджяном в 2005 году, в то время автором The Inquirer , [3] и использовалось более широким ИТ-сообществом в качестве удобного сокращения [4], в то время как согласно официальным документам AMD, семейство процессоров называлось «Технология процессоров AMD следующего поколения». [5]
Микроархитектуру также называют « звездами» , поскольку кодовые названия линейки процессоров для настольных ПК обозначались звездами или созвездиями (первоначальные модели Phenom имели кодовые названия Agena и Toliman ).
В видеоинтервью [6] Джузеппе Амато подтвердил, что кодовое имя — K10 .
Сам The Inquirer выяснил , что кодовое название « K8L » относится к маломощной версии семейства K8, позже названной Turion 64 , а K10 является официальным кодовым названием микроархитектуры. [4]
AMD называет его процессорами семейства 10h , так как он является преемником процессоров семейства 0Fh (кодовое имя K8). 10h и 0Fh относятся к основному результату инструкции процессора CPUID x86 . В шестнадцатеричной системе исчисления 0Fh (h представляет шестнадцатеричную систему исчисления) равно десятичному числу 15, а 10h равно десятичному числу 16. (Иногда всплывающая форма «K10h» является неправильным гибридом кода «K» и номера идентификатора семейства.)
График запуска и поставки
Хронология
Историческая справка
В 2003 году компания AMD на различных мероприятиях и встречах аналитиков, включая Microprocessor Forum 2003, обрисовала особенности будущих поколений микропроцессоров после семейства процессоров K8. [7] Описанные особенности, которые будут реализованы в микропроцессорах следующего поколения, следующие:
В июне 2006 года исполнительный вице-президент AMD Анри Ришар в интервью DigiTimes прокомментировал предстоящие разработки процессоров:
В: Какова ваша общая точка зрения на развитие процессорных технологий AMD в ближайшие три-четыре года?
A: Ну, как прокомментировал Дирк Мейер на встрече аналитиков, мы не стоим на месте. Мы говорили об обновлении текущей архитектуры K8, которое выйдет в 2007 году, со значительными улучшениями во многих различных областях процессора, включая производительность целочисленных вычислений, производительность операций с плавающей точкой, пропускную способность памяти, взаимосвязи и т. д.
— Исполнительный вице-президент AMD Анри Ришар, Источник: Интервью DigiTimes с Анри Ришаром [8]
Живые демонстрации
30 ноября 2006 года AMD впервые публично продемонстрировала собственный четырехъядерный чип, известный как «Barcelona», [9] работающий под управлением Windows Server 2003 64-bit Edition. AMD заявляет о 70%-ном масштабировании производительности в реальных нагрузках и более высокой производительности, чем процессор Intel Xeon 5355 под кодовым названием Clovertown . [10]
24 января 2007 года исполнительный вице-президент AMD Рэнди Аллен заявил, что в реальных тестах, в отношении широкого спектра рабочих нагрузок, «Барселона» смогла продемонстрировать 40%-ное преимущество в производительности по сравнению с сопоставимыми двухпроцессорными (2P) четырехъядерными процессорами Intel Xeon под кодовым названием Clovertown . [11] Ожидаемая производительность с плавающей точкой на ядро будет примерно в 1,8 раза выше, чем у семейства K8, при той же тактовой частоте. [12]
10 мая 2007 года AMD провела закрытое мероприятие, на котором продемонстрировала будущие процессоры под кодовым названием Agena FX и чипсеты, причем одной из продемонстрированных систем была платформа AMD Quad FX с одной видеокартой Radeon HD 2900 XT на готовящемся чипсете RD790 . Система также демонстрировалась в режиме реального времени, преобразуя видеоклип 720p в другой нераскрытый формат, в то время как все 8 ядер были загружены на 100% другими задачами. [13]
Микроархитектура-сестра
В декабре 2006 года на аналитическом дне исполнительный вице-президент Марти Сейер объявил о новом мобильном ядре под кодовым названием Griffin, выпущенном в 2008 году с унаследованными от микроархитектуры K10 технологиями оптимизации энергопотребления, но основанном на дизайне K8.
Ошибка TLB
В ноябре 2007 года AMD прекратила поставки процессоров Barcelona после того, как была обнаружена ошибка в буфере трансляции (TLB) степпинга B2, которая редко могла привести к состоянию гонки и, таким образом, к блокировке системы. [14] Патч в BIOS или программном обеспечении обходил ошибку, отключая кэш для таблиц страниц, но это было связано с потерей производительности от 5 до 20%. Для Linux были опубликованы исправления ядра , которые почти полностью избегали этой потери . В апреле 2008 года AMD вывела на рынок новый степпинг B3, включая исправление ошибки и другие незначительные улучшения. [15]
Известно, что семейство K8 особенно чувствительно к задержке памяти, поскольку его конструкция обеспечивает производительность за счет минимизации этого за счет использования контроллера памяти на кристалле (интегрированного в ЦП); увеличенная задержка во внешних модулях сводит на нет полезность этой функции. ОЗУ DDR2 вносит некоторую дополнительную задержку по сравнению с ОЗУ DDR , поскольку DRAM внутренне управляется тактовой частотой на четверти внешней частоты данных, в отличие от половины частоты DDR. Однако, поскольку тактовая частота команд в DDR2 удвоена по сравнению с DDR и были введены другие функции, уменьшающие задержку (например, аддитивная задержка), общих сравнений, основанных только на задержке CAS, недостаточно. Например, известно, что процессоры Socket AM2 демонстрируют аналогичную производительность при использовании DDR2 SDRAM, как и процессоры Socket 939 , которые используют DDR-400 SDRAM. Процессоры K10 поддерживают DDR2 SDRAM с рейтингом до DDR2-1066 (1066 МГц). [17]
В то время как некоторые процессоры K10 для настольных ПК являются AM2+, поддерживающими только DDR2, процессор AM3 K10 поддерживает как DDR2, так и DDR3. Несколько материнских плат AM3 имеют слоты как DDR2, так и DDR3 (это не означает, что оба типа могут быть установлены одновременно), но в большинстве случаев они имеют только DDR3.
Процессоры Lynx для настольных ПК поддерживают только DDR3, поскольку используют сокет FM1.
Характеристики микроархитектуры
Характеристики микроархитектуры включают в себя следующее: [18]
Форм-факторы
Сокет AM2+ с DDR2 для 65 нм Phenom и Athlon 7000 Series
Socket AM3 с DDR2 или DDR3 для Semprons и 45 нм Phenom II и Athlon II Series. Их также можно использовать на материнских платах AM3+ с DDR3. Обратите внимание, что, хотя все процессоры K10 Phenom обратно совместимы с Socket AM2+ и Socket AM2 , некоторые 45 нм процессоры Phenom II доступны только для Socket AM2+. Процессоры Lynx не используют ни AM2+, ни AM3.
Socket F с DDR2, DDR3 с процессорами Shanghai и более поздними Opteron
Дополнения и расширения набора инструкций
Новые инструкции по битовой манипуляции ABM : подсчет ведущих нулей (LZCNT) и подсчет популяции (POPCNT)
Новые инструкции SSE , названные SSE4a : комбинированные инструкции сдвига маски (EXTRQ/INSERTQ) и инструкции хранения скалярного потока (MOVNTSD/MOVNTSS). Эти инструкции отсутствуют в SSE4 от Intel
Поддержка невыровненных инструкций SSE по загрузке (ранее требовавших 16-байтового выравнивания) [19]
Улучшения конвейера выполнения
128-битные блоки SSE
Более широкий интерфейс кэша данных L1, позволяющий выполнять две 128-битные загрузки за цикл (в отличие от двух 64-битных загрузок за цикл с K8)
Меньшая задержка деления целых чисел
512-элементный косвенный предсказатель ветвлений и больший стек возвратов (размер удвоен по сравнению с K8) и буфер целевых ветвлений
Оптимизатор стека боковой полосы, предназначенный для выполнения увеличения/уменьшения указателя стека регистра
Инструкции Fastpathed CALL и RET-Imm (ранее микрокодированные), а также MOV из регистров SIMD в регистры общего назначения
Разделение плоскостей питания для ядра ЦП и контроллера памяти/северного моста для более эффективного управления питанием, которое изначально называлось Dynamic Independent Core Engagement или DICE компанией AMD, а теперь известно как Enhanced PowerNow! (также называется Independent Dynamic Core Technology), что позволяет ядрам и северному мосту (интегрированному контроллеру памяти) независимо увеличивать или уменьшать потребление энергии. [20]
Отключение частей цепей в ядре при отсутствии нагрузки, называемое технологией «CoolCore».
Улучшения в подсистеме памяти:
Улучшения задержки доступа:
Поддержка повторного заказа грузов перед другими грузами и складами
Предварительная выборка DRAM для буферизации чтения
Буферизованная пакетная обратная запись в ОЗУ для уменьшения конфликтов
Изменения в иерархии памяти:
Предварительная выборка непосредственно в кэш L1, а не в кэш L2 в семействе K8
32-канальный ассоциативный кэш L3 размером не менее 2 МБ, совместно используемый процессорными ядрами на одном кристалле (каждое с 512 Кб независимого эксклюзивного кэша L2) с политикой замены с учетом совместного использования.
Расширяемая конструкция кэш-памяти L3 с объемом 6 МБ, запланированная для 45-нм технологического узла, с чипами под кодовым названием Shanghai .
Изменения в управлении адресным пространством:
Два 64-битных независимых контроллера памяти, каждый со своим собственным физическим адресным пространством; это дает возможность лучше использовать доступную полосу пропускания в случае случайного доступа к памяти, происходящего в сильно многопоточных средах. Этот подход отличается от предыдущего "перемежающегося" дизайна, где два 64-битных канала данных были ограничены одним общим адресным пространством.
Более крупные буферы поиска с тегами; поддержка записей страниц размером 1 ГБ и нового 128-записного 2-мегабайтного буфера TLB
48-битная адресация памяти , позволяющая использовать подсистемы памяти объемом 256 ТБ [21]
Зеркалирование памяти (альтернативно отображаемая адресация DIMM), [22] поддержка отравления данных и улучшенный RAS
Технология AMD-V Nested Paging для улучшенной виртуализации MMU, которая, как утверждается, сокращает время переключения на 25%.
Два ядра AMD K10. Некоторые процессоры серии 5000 являются сбором чипов от Propus или Deneb; Все чипы серии 5200 являются сбором, у каждого из них отключено два ядра [24]
Первое поколение настольных APU на базе микроархитектуры K10 было выпущено в 2011 году (некоторые модели не поддерживают графические возможности, например Lynx Athlon II и Sempron X2).
Все модели серий A и E оснащены интегрированной графикой класса Redwood на кристалле ( BeaverCreek для двухъядерных вариантов и WinterPark для четырехъядерных вариантов). Модели Sempron и Athlon не имеют интегрированной графики. [32]
Поддержка до четырех модулей DIMM с памятью до DDR3 -1866
Некоторые модели поддерживают технологию Turbo Core для более быстрой работы процессора, если это позволяют температурные характеристики.
Некоторые модели поддерживают технологию Hybrid Graphics для поддержки дискретной видеокарты Radeon HD 6450, 6570 или 6670. Это похоже на текущую технологию Hybrid CrossFireX, доступную в чипсетах AMD серий 700 и 800.
Два или четыре модернизированных ядра K10 под кодовым названием Husky [ нужна ссылка ] (K10.5 [ нужна ссылка ] ) без кэша L3 и с интегрированной графикой класса Redwood на кристалле ( WinterPark для двухъядерных вариантов и BeaverCreek для четырехъядерных вариантов)
Существует два поколения процессоров на базе K10 для серверов: Opteron 65 нм и 45 нм .
Преемник
AMD прекратила дальнейшую разработку процессоров на базе K10 после Thuban, решив сосредоточиться на продуктах Fusion для массовых настольных компьютеров и ноутбуков и продуктах на базе Bulldozer для рынка производительности. Однако в семействе продуктов Fusion такие APU , как чипы серий A4, A6 и A8 первого поколения (Llano APU), продолжали использовать ядра процессоров, полученные от K10, в сочетании с графическим ядром Radeon. K10 и его производные были сняты с производства с появлением APU на базе Trinity в 2012 году, которые заменили ядра K10 в APU на ядра, полученные от Bulldozer.
Семейство 11h и 12h производных
Turion X2 Ultra Family 11ч
Микроархитектура Family 11h представляла собой смесь конструкций K8 и K10 с пониженным энергопотреблением для ноутбуков, которые продавались как Turion X2 Ultra и позднее были заменены конструкциями, полностью основанными на K10. [1]
Семья Фьюжн 12ч
Микроархитектура семейства 12h является производной от конструкции K10: [37] [38]
Оба процессора (CPU и GPU) использовались повторно, чтобы избежать сложности и риска.
Две новые шины для доступа к памяти встроенного графического процессора (называемые интерфейсами Onion и Garlic)
AMD Fusion Compute Link (Onion) — интерфейсы для кэша ЦП и когерентной системной памяти (см. когерентность кэша )
Radeon Memory Bus (Garlic) – выделенный некогерентный интерфейс, подключенный напрямую к памяти
Медиа-обсуждения
Примечание : обсуждения в СМИ перечислены в порядке возрастания даты публикации.
«Технический директор AMD рассказывает о будущих технологиях AMD». AnandTech. 2005-10-14.
"AMD излагает будущие цели (в основном неконкретные на данный момент)". TechReport. 2005-10-17. Архивировано из оригинала 2006-12-30 . Получено 2006-08-19 .
«AMD присматривается к Z-RAM для плотных кэшей». CNet News. 2006-01-20.
"AMD лицензирует Z-RAM". SlashDot. 2006-01-21.
"AMD K8L удвоит количество блоков FPU в 2007 году". Geek.com. 2006-02-24. Архивировано из оригинала 2016-01-12 . Получено 2015-06-07 .
"Rev G. и H. AMD64 chips Preliminary information". The Inquirer. 2006-03-03. Архивировано из оригинала 12 марта 2006 г.{{cite news}}: CS1 maint: unfit URL (link)
«Интервью с Анри Ришаром (часть 2)». DigiTimes. 2006-03-14.
«Внедрение FPGA через когерентный HTT». The Inquirer. 2006-03-26. Архивировано из оригинала 12 января 2016 г.{{cite news}}: CS1 maint: unfit URL (link)
"AMD's K8L 65 нм ядро должно быть в H1 07". Reg Hardware. 2006-04-04. Архивировано из оригинала 2007-05-24 . Получено 2007-04-19 .
«Обновление AMD: Fab 36 начинает поставки, планируя 65 нм и производительность AM2». AnandTech. 2006-04-04.
«Fab36 в значительной степени перешел на 65 нм к середине 2007 года». AnandTech. 2006-04-04.
"AMD демонстрирует детали K8L". The Inquirer. 2006-05-16. Архивировано из оригинала 14 июня 2006 г.{{cite news}}: CS1 maint: unfit URL (link)
"AMD K8L и предварительный просмотр 4x4". RealWorldtech. 2006-06-02.
«AMD K8L и технологии 4X4». ArsTechnica. 2006-06-02.
"AMD Quad-Core K8L & 4x4 Details". Чистый разгон. 2006-06-03. Архивировано из оригинала 9 февраля 2012 года.
"Socket AM2 Forward Compatible With AM3 CPUs". DailyTech. 2006-07-06. Архивировано из оригинала 2007-06-08.
"K8L по графику, выпуск запланирован на первый квартал 2007 года". The Inquirer. 2006-07-11. Архивировано из оригинала 6 сентября 2007 года.{{cite news}}: CS1 maint: unfit URL (link)
"Поддержка GNU binutils для новых инструкций K10". SourceWare.org. 2006-07-13.
"Руководители AMD подтверждают, что K8L появится в середине 2007 года". X-bit labs. 21.07.2006. Архивировано из оригинала 26.11.2006.
"AMD To Demo K8L By Year End". moneycontrol.com. 2006-07-23. Архивировано из оригинала 18 августа 2007 г.
"AMD представляет новые Opteron и обещает четырехъядерные процессоры мощностью 68 Вт". tgdaily.com. 2006-08-15. Архивировано из оригинала 2006-08-21.
«AMD Opteron следующего поколения прокладывает путь к четырехъядерным процессорам». crn.com. 2006-08-15. Архивировано из оригинала 2012-02-06 . Получено 2007-04-19 .
"Предварительный обзор микроархитектуры следующего поколения AMD: от K8 до K8L". X-bit labs. 21.08.2006. Архивировано из оригинала 27.08.2006.
"AMD quad cores: the whole story unfolded". The Inquirer. 2006-09-16. Архивировано из оригинала 19 мая 2007 года.{{cite news}}: CS1 maint: unfit URL (link)
"AMD заново изобретает x86". InfoWorld. 2007-02-07. Архивировано из оригинала 7 декабря 2008 г.
^ ab "Список микроархитектур ЦП AMD - LeonStudio". LeonStudio - CodeFun . 3 августа 2014 г. Архивировано из оригинала 26 сентября 2020 г. Получено 12 сентября 2015 г.
^ "The Inquirer report". The Inquirer . Архивировано из оригинала 6 сентября 2007 года.{{cite web}}: CS1 maint: unfit URL (link)
^ ab Valich, Theo. "AMD объясняет неправильное название K8L". The Inquirer. Архивировано из оригинала 10 февраля 2007 г. Получено 16.03.2007 .{{cite news}}: CS1 maint: unfit URL (link)
↑ Официальное объявление о «технологии процессоров AMD следующего поколения»
↑ Видеоинтервью с Джузеппе Амато (техническим директором AMD по продажам и маркетингу в регионе EMEA). Архивировано 12 июля 2009 г. на archive.today в феврале 2007 г.
^ Презентационный слайд Форума Микропроцессоров 2003 г.
^ Видение AMD на ближайшие несколько лет — интервью с Анри Ришаром
^ "AMD демонстрирует свои четырехъядерные серверные чипы". CNET.com. 2006-11-30.
^ "AMD демонстрирует Barcelona; первый настоящий, родной четырехъядерный Opteron". legitreviews.com. 2006-11-30.
^ "AMD ожидает, что Quad Core Barcelona превзойдет Clovertown на 40%". dailytech.com. 2007-01-25. Архивировано из оригинала 2007-02-27 . Получено 2007-04-19 .
^ «Перейдите в «Барселону» вместо «Кловертона». CNET.com. 2007-01-23.
^ "Понимание ошибки процессора TLB от AMD". Daily Tech . Архивировано 18.02.2009 на Wayback Machine . 5 декабря 2007 г.
^ "TLB Bug – in the Past". Xbit Labs . Архивировано 2009-02-09 на Wayback Machine . 26 марта 2008 г.
^ "Обновление AMD: Fab 36 начинает поставки, планируя 65 нм процесс и производительность AM2". AnandTech. 2006-04-04.
^ "AMD's next-generation Star поддерживает DDR2-1066 & SSE4a". HKEPC Hardware . Получено 2007-03-19 .
^ Шимпи, Ананд Лал. «Архитектура Барселоны: AMD в контратаке». AnandTech. Архивировано из оригинала 19 марта 2007 г. Получено 18.03.2007 .
^ Кейс, Лойд. "AMD представляет подробности о четырехъядерном процессоре Barcelona". Ziff Davis . Получено 18.03.2007 .[ мертвая ссылка ]
^ "Слайды о технологии процессоров AMD следующего поколения". HardOCP. 2006-08-22.
^ "Руководство разработчика BIOS и ядра (BKDG) для процессоров семейства AMD 10h" (PDF) . стр. 24. Архивировано из оригинала (PDF) 9 июня 2011 г. Получено 29 мая 2010 г. Физическое адресное пространство увеличено до 48 бит.
^ "Руководство разработчика BIOS и ядра (BKDG) для процессоров AMD семейства 15h моделей 10h-1Fh" (PDF) . support.amd.com . Advanced Micro Devices . 4 июня 2013 г. стр. 340 . Получено 25 января 2015 г. .
^ В этой статье общепринятые префиксы для обозначения памяти компьютера обозначают значения с основанием 2, при этом «килобайт» (КБ) = 2 ·10 байт.
^ Дэвид Кантер (27 июня 2011 г.). "AMD Fusion Architecture and Llano". Real World Tech . Получено 12 сентября 2015 г. .
^ Пьер Будуар; Грэм Селлерс (июнь 2011 г.). «Система памяти на Fusion APU — преимущества нулевого копирования» (PDF) . AMD Fusion Developer Summit.
Внешние ссылки
Официальный сайт AMD
Введение в четырехъядерные процессоры AMD
DarkVision Hardware: AMD рассказывает о будущих инновациях K9 и K10
Представлены процессоры AMD Opteron следующего поколения с рекордными победами в OEM-проектах и собственным путем модернизации до четырехъядерных процессоров (официальный пресс-релиз AMD от 15 августа 2006 г.)
Отчет PC Watch о K10, основанный на AMD Technology Analyst Day 2004 и 2005 (на японском языке)
Отчет PC Watch о K10 на основе слайдов, представленных на Microprocessor Forum 2003 (на японском языке)
"Слайды AMD 2006 Technology Analyst Day: Официальное представление микроархитектуры K10" (PDF) . Архивировано из оригинала 2009-03-26.{{cite web}}: CS1 maint: bot: original URL status unknown (link)(2,17 МБ )
Руководство по оптимизации программного обеспечения для процессоров AMD семейства 10h и 12h