QorIQ / ˈ k ɔːr aɪ k j uː / — это бренд коммуникационных микропроцессоров на базе ARM и Power ISA от NXP Semiconductors (ранее Freescale ). Это эволюционный шаг от платформы PowerQUICC , и первоначальные продукты были построены на основе одного или нескольких ядер e500mc и выпускались на пяти различных платформах продуктов: P1, P2, P3, P4 и P5, сегментированных по производительности и функциональности. Платформа сохраняет программную совместимость со старыми продуктами PowerPC , такими как платформа PowerQUICC. В 2012 году Freescale анонсировала предложения QorIQ на базе ARM , которые начнутся в 2013 году. [1]
Бренд QorIQ и семейства продуктов P1, P2 и P4 были анонсированы в июне 2008 года. Подробная информация о продуктах P3 и P5 была анонсирована в 2010 году.
Процессоры серии QorIQ P производились по 45-нм техпроцессу и были доступны в конце 2008 года (P1 и P2), середине 2009 года (P4) и 2010 году (P5).
Серия QorIQ T основана на 28-нм процессе и выдвигает очень агрессивную цель по мощности, ограниченную 30 Вт . Они используют ядро e6500 с AltiVec и, как ожидается, поступят в продажу в 2013 году.
Семейства QorIQ LS-1 и LS-2 — это процессоры на базе ARM, использующие ядра Cortex A7 , Cortex A9 , A15 , A53 и A72 на независимой от ISA архитектуре Layerscape. Они доступны с 2013 года и предназначены для сетевых и беспроводных инфраструктурных приложений низкого и среднего уровня. [1]
Архитектура Layerscape (LS) является последней ступенью эволюции семейства QorIQ, в которой функции, ранее предоставляемые DPAA (например, сжатие), могут быть реализованы программно или аппаратно, в зависимости от конкретного чипа, но прозрачны для прикладных программистов. Анонсировано, что LS-1 и LS-2 будут использовать ядра Cortex A7 , A9 , A15 , A53 и A72 . [1]
Первоначальная серия LS-1 не включает в себя какой-либо ускоренный уровень обработки пакетов, фокусируясь на типичном энергопотреблении менее 3 Вт с использованием двух Cortex A7 с обеспечением ECC для кэшей и DDR3/4 со скоростью от 1000 до 1600 МТ/с, двух контроллеров PCI Express в режиме работы x1/x2/x4, SD/MMC, SATA 1/2/3, USB 2/3 со встроенным PHY и виртуализированных контроллеров dTSEC Gigabit Ethernet. [2]
LS1 означает серию LS1XXX (например, LS1021A и т. д.); LS2 означает серию LS2XXX. LS2 означает более высокий уровень производительности, чем LS1, и не указывает на второе поколение. Средние две цифры названия продукта — это количество ядер; последняя цифра различает модели, причем в большинстве, но не во всех случаях, большая цифра означает большую производительность. «A» в конце указывает на процессор Arm. LX обозначает поколение 16 нм FinFET .
Семейство LS1 построено на архитектуре Layerscape — это программируемая сетевая архитектура data-plane engine . Оба семейства процессоров LS1 и LS2 предлагают передовые, высокопроизводительные интерфейсы datapath и сетевой периферии. Эти функции часто требуются для сетей, телекоммуникаций/datacom, беспроводной инфраструктуры , военных и аэрокосмических приложений.
Freescale Semiconductor Inc. (приобретенная NXP Semiconductors в конце 2015 года) анонсировала архитектуру сетевой процессорной системы, которая, как утверждается, обеспечивает гибкость и масштабируемость, необходимые OEM-производителям сетевой инфраструктуры для обработки рыночных тенденций в области подключенных устройств, огромных наборов данных, строгой безопасности, обслуживания в реальном времени и все более непредсказуемых схем сетевого трафика. [3] [4] [5]
Процессоры серии QorIQ P основаны на ядрах e500 или e5500. Серии P10xx, P2010 и P2020 основаны на ядре e500v2, P204x, P30xx и P40xx — на ядре e500mc, а P50xx — на ядре e5500. К особенностям относятся кэш L1 данных/инструкций объемом 32/32 КБ , 36-битная адресация физической памяти [добавляется к началу виртуального адреса в контексте процесса, каждый процесс по-прежнему является 32-битным], блок с плавающей точкой двойной точности присутствует на некоторых ядрах (не на всех), а поддержка виртуализации через уровень гипервизора присутствует в продуктах с e500mc или e5500. Двух- и многоядерные устройства поддерживают как симметричную , так и асимметричную многопроцессорную обработку и могут запускать несколько операционных систем параллельно.
Серия P1 предназначена для шлюзов, коммутаторов Ethernet, точек доступа беспроводной локальной сети и приложений управления общего назначения. Это платформа начального уровня, работающая от устройств с частотой от 400 до 800 МГц. Она предназначена для замены платформ PowerQUICC II Pro и PowerQUICC III . Чипы включают в себя, помимо прочего, интегрированные функции, контроллеры Gigabit Ethernet , два контроллера USB 2.0 , механизм безопасности, 32-битный контроллер памяти DDR2 и DDR3 с поддержкой ECC , два четырехканальных контроллера DMA , хост-контроллер SD / MMC и высокоскоростные интерфейсы, которые можно настроить как линии SerDes , интерфейсы PCIe и SGMII . Чип упакован в 689-контактные корпуса, которые совместимы по выводам с процессорами семейства P2. [6] [7]
Серия P2 предназначена для широкого спектра приложений на рынках сетей, телекоммуникаций, военного и промышленного назначения. Она будет доступна в специальных высококачественных деталях с допусками на переходы от −40 до 125 °C , что особенно подходит для сложных условий эксплуатации на открытом воздухе. Это платформа среднего уровня с устройствами в диапазоне от 800 МГц до 1,2 ГГц. Она предназначена для замены платформ PowerQUICC II Pro и PowerQUICC III . Чипы включают в себя, среди прочего, интегрированную функциональность, кэш L2 объемом 512 КБ, механизм безопасности, три контроллера Gigabit Ethernet , контроллер USB 2.0 , 64-битный контроллер памяти DDR2 и DDR3 с поддержкой ECC , два четырехканальных контроллера DMA , хост-контроллер SD / MMC и высокоскоростные линии SerDes , которые можно настроить как три интерфейса PCIe , два интерфейса RapidIO и два интерфейса SGMII . Чипы упакованы в 689-контактные корпуса, которые совместимы по выводам с процессорами семейства P1. [6] [8]
Серия P3 — это сетевая платформа средней производительности, предназначенная для коммутации и маршрутизации . Семейство P3 предлагает многоядерную платформу с поддержкой до четырех ядер e500mc на частотах до 1,5 ГГц на одном чипе, соединенных структурой когерентности CoreNet. Чипы включают в себя, среди прочего, интегрированную функциональность, интегрированные кэши L3 , контроллер памяти, несколько устройств ввода-вывода, таких как DUART , GPIO и USB 2.0 , механизмы безопасности и шифрования, менеджер очередей, планирующий внутричиповые события, и высокоскоростную сеть на основе SerDes на чипе, настраиваемую как несколько интерфейсов Gigabit Ethernet, 10 Gigabit Ethernet , RapidIO или PCIe. [9]
Процессоры семейства P3 имеют тот же физический корпус, что и P4 и P5, а также обратно совместимы с ними на программном уровне. Процессоры P3 имеют контроллеры памяти DDR3 64 бит 1,3 ГГц, 18 линий SerDes для работы в сети, аппаратные ускорители для обработки пакетов и планирования, регулярные выражения, RAID, безопасность, криптографию и RapidIO.
Ядра поддерживаются аппаратным гипервизором и могут работать в симметричном или асимметричном режиме, что означает, что ядра могут запускать и загружать операционные системы вместе или по отдельности, независимо сбрасывая и разделяя ядра и каналы передачи данных, не нарушая работу других операционных систем и приложений.
Серия P4 — это высокопроизводительная сетевая платформа, разработанная для магистральных сетей и коммутации и маршрутизации на уровне предприятия . Семейство P4 предлагает экстремальную многоядерную платформу с поддержкой до восьми ядер e500mc на частотах до 1,5 ГГц на одном чипе, соединенных матрицей когерентности CoreNet. Чипы включают в себя, среди прочего, интегрированную функциональность, интегрированные кэши L3 , контроллеры памяти, несколько устройств ввода-вывода, таких как DUART , GPIO и USB 2.0 , механизмы безопасности и шифрования, менеджер очередей, планирующий внутричиповые события, и высокоскоростную сеть на основе SerDes на чипе, настраиваемую как несколько интерфейсов Gigabit Ethernet, 10 Gigabit Ethernet , RapidIO или PCIe.
Ядра поддерживаются аппаратным гипервизором и могут работать в симметричном или асимметричном режиме, что означает, что ядра могут запускать и загружать операционные системы вместе или по отдельности, независимо сбрасывая и разделяя ядра и каналы передачи данных, не нарушая работу других операционных систем и приложений.
Чтобы помочь разработчикам программного обеспечения и проектировщикам систем начать работу с QorIQ P4080, Freescale работала с Virtutech над созданием виртуальной платформы для P4080, которую можно использовать до появления кремния для разработки, тестирования и отладки программного обеспечения для чипа. В настоящее время симулятор предназначен только для P4080, а не для других чипов, анонсированных в 2008 году. [11]
Благодаря полному набору сетевых движков этот процессор может использоваться для телекоммуникационных систем (LTE eNodeB, EPC, WCDMA, BTS), поэтому Freescale и 6WIND перенесли программное обеспечение обработки пакетов 6WIND на P4080. [12]
Серия P5 основана на высокопроизводительном 64-битном ядре e5500 , масштабируемом до 2,5 ГГц и допускающем многочисленные вспомогательные блоки обработки приложений, а также многоядерную работу через CoreNet fabric. Процессоры серии P5 имеют один и тот же физический корпус и также программно обратно совместимы с P3 и P4. Процессоры P5 имеют 1,3 ГГц 64-битные контроллеры памяти DDR3, 18 линий SerDes для работы в сети, аппаратные ускорители для обработки пакетов и планирования, регулярных выражений, RAID, безопасности, криптографии и RapidIO.
Представленный в июне 2010 года, образец поступит в продажу в конце 2010 года, а полномасштабное производство ожидается в 2011 году.
Области применения простираются от инфраструктуры управления высокопроизводительными сетевыми устройствами, высокопроизводительных сетей хранения данных до сложных военных и промышленных устройств.
В феврале 2011 года Freescale представила платформу QorIQ Qonverge , которая представляет собой серию комбинированных процессоров CPU и DSP SoC, ориентированных на приложения беспроводной инфраструктуры. [13] Семейство чипов PSC913x использует CPU на базе ядра e500, а DSP StarCore SC3850 будут доступны в 2011 году и производятся по 45-нм техпроцессу, а 28-нм части на базе ядра e6500 и CS3900 будут доступны в 2012 году под названием P4xxx.
Процессоры QorIQ Advanced Multiprocessing, AMP Series , все основаны на многопоточном 64-битном ядре e6500 с интегрированными процессорами AltiVec SIMD, за исключением самого младшего семейства T1, которое использует старое ядро e5500. Продукты будут варьироваться от одноядерных версий до версий с 12 ядрами или более с частотами вплоть до 2,5 ГГц. Процессы будут разделены на пять классов в соответствии с производительностью и функциями, названными T1 через T5, и будут производиться по 28-нм процессу, начиная с 2012 года. [14]
В семействе T4 используется 64-битное двухпоточное ядро e6500.
В семействе T2 используется 64-битное двухпоточное ядро e6500.
Семейство T1 использует 64-битное однопоточное ядро e5500 с тактовой частотой от 1,2 до 1,5 ГГц с кэшем L2 объемом 256 КБ на ядро и общим кэшем CoreNet L3 объемом 256 КБ.
Продукты QorIQ приносят некоторые новые проблемы для проектирования некоторых плоскостей управления телекоммуникационных систем и их плоскости данных . Например, когда используются 4 или 8 ядер, таких как P4080, для достижения миллионов пакетных обработок в секунду, система не масштабируется с обычным программным стеком , потому что для такого количества ядер требуется другая конструкция системы. [17] Чтобы восстановить простоту и по-прежнему получить наивысший уровень производительности, телекоммуникационные системы основаны на разделении ядер. Некоторые ядра используются для плоскости управления, в то время как некоторые другие используются для перепроектированной плоскости данных на основе Fast Path.
Freescale заключила партнерское соглашение с сетевой компанией 6WIND, чтобы предоставить разработчикам программного обеспечения высокопроизводительное коммерческое решение для обработки пакетов для платформы QorIQ. [18]