Микроархитектура процессора Intel
Микроархитектура P6 — это микроархитектура Intel x86 шестого поколения , реализованная в микропроцессоре Pentium Pro , представленном в ноябре 1995 года. Её часто называют i686 . [2] Планировалось, что её заменит микроархитектура NetBurst , используемая в Pentium 4 в 2000 году, но она была возрождена для линейки микропроцессоров Pentium M. Преемником варианта Pentium M микроархитектуры P6 является микроархитектура Core, которая, в свою очередь, также является производной от P6.
P6 использовался в основных моделях Intel от Pentium Pro до Pentium III и был широко известен низким энергопотреблением, превосходной производительностью целочисленных операций и относительно высоким количеством инструкций за цикл (IPC).
Функции
Ядро P6 было шестым поколением микропроцессоров Intel в линейке x86. Первой реализацией ядра P6 стал процессор Pentium Pro в 1995 году, непосредственный преемник оригинального дизайна Pentium (P5).
Процессоры P6 динамически транслируют инструкции IA-32 в последовательности буферизованных RISC-подобных микроопераций , затем анализируют и переупорядочивают микрооперации для обнаружения параллелизуемых операций, которые могут быть выданы более чем одному исполнительному устройству одновременно. [3] Pentium Pro был первым микропроцессором x86, разработанным Intel, в котором использовалась эта технология, хотя NexGen Nx586 , представленный в 1994 году, делал это раньше.
Другие функции, впервые реализованные в пространстве x86 в ядре P6, включают в себя:
- Спекулятивное выполнение и внеочередное завершение (которое Intel называет «динамическим выполнением»), которое требовало новых выбывающих блоков в ядре выполнения. Это уменьшило простои конвейера и частично позволило увеличить скорость масштабирования Pentium Pro и последующих поколений ЦП.
- Суперконвейеризация, которая увеличилась с 5-ступенчатого конвейера Pentium до 14 в Pentium Pro и ранней модели Pentium III (Coppermine) и в конечном итоге трансформировалась в менее чем 10-ступенчатый конвейер Pentium M для встраиваемых и мобильных устройств из-за неэффективности энергопотребления и проблем с более высоким напряжением, с которыми столкнулся предшественник, а затем снова удлинила 10-ступенчатый конвейер обратно в Core 2 из-за трудностей с увеличением тактовой частоты при одновременном улучшении процесса изготовления, может каким-то образом свести на нет некоторое негативное влияние более высокого энергопотребления на более глубокую конструкцию конвейера.
- Внешняя шина, использующая вариант логики приемопередатчика Ганнинга , позволяющую четырем дискретным процессорам совместно использовать системные ресурсы. [4]
- Расширение физического адреса (PAE) и более широкая 36-битная адресная шина для поддержки 64 ГБ физической памяти. [5]
- Переименование регистров , что позволило более эффективно выполнять несколько инструкций в конвейере.
- Инструкции CMOV , которые активно используются при оптимизации компилятора .
- Другие новые инструкции: FCMOV, FCOMI/FCOMIP/FUCOMI/FUCOMIP, RDPMC, UD2.
- Новые инструкции в ядре Pentium II Deschutes: MMX , FXSAVE, FXRSTOR.
- Новые инструкции в Pentium III: потоковые расширения SIMD .
Чипы на базе P6
P6 Вариант Pentium M
После выпуска Pentium 4-M и Mobile Pentium 4 быстро стало понятно, что новые мобильные процессоры NetBurst не идеальны для мобильных вычислений. Процессоры на базе NetBurst были просто не столь эффективны на такт или на ватт по сравнению с их предшественниками P6. Процессоры Mobile Pentium 4 работали намного горячее, чем процессоры Pentium III-M, не имея при этом значительных преимуществ в производительности. Их неэффективность влияла не только на сложность системы охлаждения, но и на крайне важное время работы от батареи. Intel вернулась к чертежной доске для разработки дизайна, который бы оптимально подходил для этого сегмента рынка. Результатом стал модернизированный дизайн P6, названный Pentium M.
Обзор дизайна [6]
- Четырехъядерная передняя шина. С первым ядром Banias компания Intel приняла FSB 400 MT/s, впервые использованную в Pentium 4. Ядро Dothan перешло на FSB 533 MT/s, следуя эволюции Pentium 4.
- Увеличенный кэш L1/L2 . Кэш L1 увеличен с 32 КБ у предшественника до текущих 64 КБ во всех моделях. Первоначально кэш L2 объемом 1 МБ в ядре Banias, затем 2 МБ в ядре Dothan. Динамическая активация кэша селектором квадранта из состояний сна.
- Поддержка расширений SIMD потоковой передачи SSE2 2.
- 10- или 12-ступенчатый расширенный конвейер инструкций, позволяющий повысить тактовую частоту без удлинения ступени конвейера (сокращенно с 14 ступеней в Pentium Pro/II/III).
- Выделенное управление стеком регистров.
- Добавление глобальной истории, косвенного предсказания и предсказания цикла в таблицу предсказания ветвлений. Удаление локального предсказания.
- Микрооперации. Объединение определенных подинструкций, осуществляемое с помощью декодирующих устройств. Команды x86 могут привести к меньшему количеству микроопераций и, таким образом, потребовать меньше циклов процессора для своего завершения.
Pentium M был самым энергоэффективным процессором x86 для ноутбуков в течение нескольких лет, потребляя максимум 27 Вт при максимальной нагрузке и 4-5 Вт в режиме ожидания. Повышение эффективности обработки, вызванное его модернизацией, позволило ему конкурировать с Mobile Pentium 4, работающим на частоте более 1 ГГц выше (самый быстро тактируемый Mobile Pentium 4 по сравнению с самым быстро тактируемым Pentium M) и оснащенным гораздо большей памятью и пропускной способностью шины. [6]
Первые процессоры семейства Pentium M («Banias») внутренне поддерживают PAE, но не отображают флаг поддержки PAE в информации CPUID; это приводит к тому, что некоторые операционные системы (в первую очередь дистрибутивы Linux) отказываются загружаться на таких процессорах, поскольку поддержка PAE требуется в их ядрах. [7] Windows 8 и более поздние версии также отказываются загружаться на этих процессорах по той же причине, поскольку для их правильной работы им специально требуется поддержка PAE. [8]
Вариант Баниас/Дотан
P6 Вариант Улучшенный Pentium M
Процессор Yonah был выпущен в январе 2006 года под брендом Core . Одно- и двухъядерные мобильные версии продавались под брендами Core Solo, Core Duo и Pentium Dual-Core , а серверная версия была выпущена как Xeon LV . Эти процессоры частично исправили некоторые недостатки Pentium M , добавив:
- Поддержка SSE3
- Одно- и двухъядерная технология с 2 МБ общей кэш-памяти второго уровня (реструктуризация организации процессора)
- Увеличена скорость FSB, FSB работает на скорости 533 МТ/с или 667 МТ/с.
- 12-ступенчатый конвейер инструкций.
Это привело к появлению промежуточной микроархитектуры для процессоров с низким напряжением, находящейся на полпути между P6 и следующей микроархитектурой Core.
Вариант Йонаха
Преемник
27 июля 2006 года микроархитектура Core , производная от P6, была запущена в виде процессора Core 2. Впоследствии было выпущено больше процессоров с микроархитектурой Core под торговыми марками Core 2, Xeon , Pentium и Celeron . Микроархитектура Core является последней линейкой основных процессоров Intel, использующих FSB , со всеми более поздними процессорами Intel на основе Nehalem и более поздними микроархитектурами Intel, имеющими встроенный контроллер памяти и шину QPI или DMI для связи с остальной частью системы. Улучшения относительно процессоров Intel Core были следующими:
- 14-ступенчатый конвейер инструкций, позволяющий добиться более высоких тактовых частот.
- Поддержка SSE4.1 для всех моделей Core 2, изготовленных по 45-нм литографии.
- Поддержка 64-битной архитектуры x86-64 , которая ранее предлагалась только процессорами Prescott, последней архитектурной версией Pentium 4 .
- Увеличена скорость FSB с 533 МТ/с до 1600 МТ/с.
- Увеличенный размер кэша L2, размер кэша L2 составляет от 1 МБ до 12 МБ (процессоры Core 2 Duo используют общий кэш L2, в то время как процессоры Core 2 Quad, у которых половина общего кэша является общим для каждой пары ядер).
- Динамическое регулирование частоты шины (некоторые мобильные модели), при котором скорость FSB уменьшается вдвое, что, в свою очередь, уменьшает скорость процессора вдвое. Таким образом, процессор переходит в режим низкого энергопотребления, называемый Super Low Frequency Mode, который помогает продлить срок службы батареи.
- Технология динамического ускорения для некоторых мобильных процессоров Core 2 Duo и технология двойного динамического ускорения для мобильных процессоров Core 2 Quad. Технология динамического ускорения позволяет ЦП разгонять одно ядро процессора, отключая другое. В технологии двойного динамического ускорения два ядра деактивируются, а два ядра разгоняются. Эта функция активируется, когда приложение использует только одно ядро для Core 2 Duo или до двух ядер для Core 2 Quad. Разгон выполняется путем увеличения множителя тактовой частоты на 1.
Хотя все эти чипы технически являются производными от Pentium Pro, архитектура претерпела несколько радикальных изменений с момента своего создания. [9]
Смотрите также
Ссылки
- ^ "Pentium® Pro Processor at 150 MHz, 166 MHz, 180 MHz and 200 MHz" (PDF) . Корпорация Intel. Ноябрь 1995 г. стр. 1. Архивировано из оригинала (PDF) 12 апреля 2016 г.
- ^ Хатчингс, Бен (28 сентября 2015 г.). «Использование по умолчанию i686 для архитектуры Debian i386». debian-devel (список рассылки).
- ^ Гвеннап, Линли (16 февраля 1995 г.). "Intel P6 использует развязанную скалярную конструкцию" (PDF) . Microprocessor Report . 9 (2).
- ^ Процессоры Pentium и Pentium Pro и сопутствующие продукты. Корпорация Intel. Декабрь 1995 г. С. 1–10. ISBN 1-55512-251-5.
- ^ Брей, Барри (2009). Микропроцессоры Intel (PDF) (8-е изд.). Аппер Сэдл Ривер, Нью-Джерси: Pearson Prentice Hall. стр. 754. ISBN 978-0-13-502645-8.
- ^ ab Shimpi, Anand Lal (21 июля 2004 г.). "90-нм Pentium M 755 от Intel: исследование Dothan". AnandTech .
- ^ "PAE - Помощь сообществу Wiki". Справка Ubuntu .
- ^ Это не вычисляется. Можно ли установить Windows 10 на Pentium II?. YouTube . Раздел начинается с 32:35.
- ^ "Выступление Пэта Гелсингера в Стэнфорде, 7 июня 2006 г.". Архивировано из оригинала 3 июня 2011 г.