В автоматизированном проектировании интегральных схем проверки (также называемые «подписями» ) — это собирательное название, присвоенное серии шагов проверки, которые должен пройти проект, прежде чем его можно будет записать на пленку . Это подразумевает итерационный процесс, включающий поэтапные исправления по всем направлениям с использованием одного или нескольких типов проверок, а затем повторное тестирование проекта. Существует два типа подписания: внешнее подписание и внутреннее подписание. После окончательного утверждения чип отправляется на производство. После перечисления всех функций в спецификации инженер по проверке напишет описание этих функций для выявления ошибок и отправит проект RTL обратно проектировщику. Ошибки или дефекты могут включать такие проблемы, как отсутствие функций (сравнение макета со спецификацией), ошибки в дизайне (опечатки и функциональные ошибки) и т. д. Когда покрытие достигает максимального процента, группа проверки подпишет его. Используя такую методологию, как UVM, OVM или VMM, группа проверки разрабатывает среду многократного использования. В настоящее время UVM более популярен, чем другие.
В конце 1960-х годов инженеры полупроводниковых компаний, таких как Intel, использовали рубилит для производства фотошаблонов для полупроводниковой литографии. Нарисованные вручную черновые схемы полупроводниковых устройств, созданные инженерами, были перенесены вручную на пергаментные листы размера D опытным дизайнером-схемотехником, чтобы создать физическую компоновку устройства на фотошаблоне. [1] [1] : 6
Позже пергамент будет проверен вручную и подписан первоначальным инженером; все изменения в схемах также будут отмечены, проверены и, опять же, подписаны . [1] : 6
Проверки подписания стали более сложными по мере того, как проекты СБИС приближаются к технологическим узлам 22 нм и ниже из-за увеличения влияния ранее игнорированных (или более грубо аппроксимированных) эффектов второго порядка. Существует несколько категорий проверок подписания.
Небольшая группа инструментов классифицируется как «золотой» или сертифицированный. Отнесение инструмента к категории сертифицированного качества без предвзятости поставщика является вопросом проб и ошибок, поскольку точность инструмента можно определить только после того, как конструкция будет изготовлена. Итак, один из используемых показателей (и часто рекламируемый производителем/поставщиком инструмента) — это количество успешных ленточных операций, реализованных данным инструментом. Утверждалось, что этот показатель недостаточен, плохо определен и неактуален для некоторых инструментов, особенно для инструментов, которые играют лишь роль в полном потоке. [2]
В то время как поставщики часто приукрашивают простоту сквозного выполнения (обычно от RTL до GDS для ASIC и от RTL до замыкания времени для FPGA ) с помощью своего соответствующего набора инструментов, большинство компаний, занимающихся разработкой полупроводников, используют комбинацию инструментов от разных поставщиков (часто называемую « лучшие в своем классе инструменты»), чтобы минимизировать ошибки корреляции до и после кремния. [3] Поскольку независимая оценка инструментов является дорогостоящей (одна лицензия на инструменты проектирования от крупных поставщиков, таких как Synopsys и Cadence, может стоить десятки или сотни тысяч долларов) и рискованным предложением (если неудачная оценка проводится на серийном проекте, что приводит к время задержки выхода на рынок ), это осуществимо только для крупнейших проектных компаний (таких как Intel , IBM , Freescale и TI ). В качестве дополнительной выгоды несколько заводов по производству полупроводников теперь предоставляют предварительно проверенные справочные/рекомендуемые методологии (иногда называемые «потоками RM»), которые включают список рекомендуемых инструментов, версий и сценариев для перемещения данных из одного инструмента в другой и автоматизации процессов. весь процесс. [4]
Этот список поставщиков и инструментов является репрезентативным и не является исчерпывающим: