Битовая нарезка — это метод построения процессора из модулей процессоров меньшей разрядности с целью увеличения длины слова; в теории, чтобы сделать произвольный n -битный центральный процессор (ЦП). Каждый из этих компонентных модулей обрабатывает одно битовое поле или «срез» операнда . Сгруппированные компоненты обработки затем будут иметь возможность обрабатывать выбранную полную длину слова заданного программного проекта.
Битовая нарезка более или менее вымерла из-за появления микропроцессора . В последнее время она используется в арифметико-логических устройствах (АЛУ) для квантовых компьютеров и как программная технология, например, для криптографии в процессорах x86 . [1]
Процессоры с разделением по битам (BSP) обычно включают в себя 1- , 2- , 4- , 8- или 16-битное арифметико-логическое устройство (АЛУ) и линии управления (включая сигналы переноса или переполнения , которые являются внутренними для процессора в конструкциях ЦП без разделения по битам ).
Например, два 4-битных чипа ALU можно расположить рядом, с линиями управления между ними, чтобы сформировать 8-битный ALU (результат не обязательно должен быть степенью двойки, например, три 1-битных блока могут составить 3-битный ALU, [2] таким образом, 3-битный (или n -битный) ЦП, в то время как 3-битный или любой ЦП с большим нечетным числом бит не производился и не продавался в больших объемах). Четыре 4-битных чипа ALU можно использовать для построения 16-битного ALU. Для построения 32-битного слова ALU потребовалось бы восемь чипов. Разработчик мог бы добавить столько срезов, сколько требуется для обработки более длинных слов.
Микросеквенсор или управляющее ПЗУ будут использоваться для выполнения логики , чтобы предоставить данные и управляющие сигналы для регулирования работы компонентных АЛУ.
Известные микропроцессоры с битовым чипом:
.jpg/1280px-IMD_U830C_U834C_(cropped).jpg)
Битовая нарезка, хотя в то время она так не называлась, также использовалась в компьютерах до появления больших интегральных схем (БИС, предшественника сегодняшних СБИС , или сверхбольших интегральных схем). Первой битовой нарезочной машиной была EDSAC 2 , построенная в математической лаборатории Кембриджского университета в 1956–1958 годах.
До середины 1970-х и конца 1980-х годов велись дебаты о том, какая ширина шины необходима для функционирования конкретной компьютерной системы. Технология и детали кремниевых чипов были намного дороже, чем сегодня. Использование нескольких более простых и, следовательно, менее дорогих АЛУ рассматривалось как способ увеличения вычислительной мощности экономически эффективным способом. Хотя в то время обсуждались 32-битные микропроцессоры, лишь немногие из них производились.
Мейнфреймы серии UNIVAC 1100 (одна из старейших серий, появившаяся в 1950-х годах) имеют 36-битную архитектуру, а 1100/60, представленная в 1979 году, использовала девять 4-битных ALU- чипов Motorola MC10800 [12] для реализации необходимой ширины слова при использовании современных интегральных схем. [16]
В то время 16-разрядные процессоры были распространены, но дороги, а 8-разрядные процессоры, такие как Z80 , широко использовались на зарождающемся рынке домашних компьютеров.
Объединение компонентов для производства продуктов bit-slice позволило инженерам и студентам создавать более мощные и сложные компьютеры по более разумной цене, используя готовые компоненты, которые можно было настраивать по индивидуальному заказу. Сложности создания новой компьютерной архитектуры значительно снизились, когда детали АЛУ были уже определены (и отлажены ).
Главным преимуществом было то, что нарезка битов сделала экономически возможным использование биполярных транзисторов в меньших процессорах , которые переключаются гораздо быстрее, чем NMOS или CMOS транзисторы. Это позволяло добиться гораздо более высоких тактовых частот, где требовалась скорость — например, для функций DSP или преобразования матриц — или, как в Xerox Alto , сочетания гибкости и скорости, прежде чем дискретные ЦП смогли это обеспечить.
В более позднее время термин bit slicing был повторно использован Мэтью Кваном [17] для обозначения техники использования универсального процессора для реализации нескольких параллельных простых виртуальных машин с использованием общих логических инструкций для выполнения операций с несколькими данными ( SIMD ) с одной инструкцией. Эта техника также известна как SIMD в регистре (SWAR).
Первоначально это было связано со статьей Эли Бихама 1997 года «Быстрая новая реализация DES в программном обеспечении » [18] , в которой было достигнуто значительное повышение производительности DES с помощью этого метода.
Для упрощения структуры схемы и снижения стоимости оборудования квантовых компьютеров (предлагаемых для запуска набора инструкций MIPS32 ) было продемонстрировано сверхпроводящее «4-битное бит-слайсовое арифметико-логическое устройство (АЛУ) с частотой 50 ГГц для 32-битных быстрых однопоточных квантовых микропроцессоров» [19] .
[…] Вот как можно объединить три 1-битных ALU, чтобы создать 3-битный ALU […]
[…] Было продемонстрировано 4-битное бит-слайсовое арифметико-логическое устройство (АЛУ) для 32-битных быстрых однопоточных квантовых микропроцессоров. Предложенный ALU охватывает все операции ALU для набора инструкций MIPS32. […] Он состоит из 3481
джозефсоновского перехода
с площадью 3,09 × 1,66 мм2
.
Он достиг целевой частоты 50 ГГц и задержки 524 пс для 32-битной операции при проектном напряжении
смещения постоянного тока
2,5 мВ […] Еще один 8-битный параллельный ALU был разработан и изготовлен с целевой частотой обработки 30 ГГц […] Для достижения производительности, сопоставимой с КМОП-параллельными микропроцессорами, работающими на частоте 2–3 ГГц, 4-битная битовая обработка должна выполняться с тактовой частотой в несколько десятков гигагерц. Несколько последовательных арифметических схем были успешно продемонстрированы с высокоскоростными тактовыми частотами выше 50 ГГц […]