stringtranslate.com

ЛПДДР

Мобильная DDR: Samsung K4X2G323PD-8GD8

Low-Power Double Data Rate ( LPDDR ), также известная как LPDDR SDRAM , представляет собой тип синхронной динамической памяти с произвольным доступом (SDRAM), которая потребляет меньше энергии, чем другие конструкции памяти с произвольным доступом, и поэтому предназначена для мобильных вычислительных устройств, таких как ноутбуки и смартфоны . Более старые варианты также известны как Mobile DDR и сокращенно mDDR.

Современная память LPDDR SDRAM отличается от DDR SDRAM различными отличиями, которые делают эту технологию более подходящей для мобильных приложений. [1] Стандарты технологии LPDDR разрабатываются независимо от стандартов DDR, например, LPDDR4X и даже LPDDR5 были реализованы до DDR5 SDRAM и предлагают гораздо более высокие скорости передачи данных, чем DDR4 SDRAM .

Ширина автобуса

В отличие от стандартной SDRAM, используемой в стационарных устройствах и ноутбуках и обычно подключаемой через 64-битную шину памяти, LPDDR также допускает каналы шириной 16 или 32 бита. [2]

Версии «E» и «X» обозначают расширенные версии спецификаций. Они формализуют разгон массива памяти обычно на 33%.

Как и в случае со стандартной SDRAM, большинство поколений удваивают внутренний размер выборки и внешнюю скорость передачи данных. (Исключения составляют DDR4 и LPDDR5.)

Поколения

ЛПДДР(1)

Первоначальная маломощная DDR (иногда ретроспективно называемая LPDDR1 ), выпущенная в 2006 году, представляет собой слегка модифицированную форму DDR ​​SDRAM с несколькими изменениями для снижения общего энергопотребления.

Самое важное, что напряжение питания снижено с 2,5 до 1,8 В. Дополнительная экономия достигается за счет температурно-компенсированного обновления (DRAM требует обновления реже при низких температурах), частичного самообновления массива и режима «глубокого отключения питания», который жертвует всем содержимым памяти. Кроме того, чипы меньше, занимая меньше места на плате, чем их немобильные аналоги. Samsung и Micron являются двумя основными поставщиками этой технологии, которая используется в планшетных и телефонных устройствах, таких как iPhone 3GS , оригинальный iPad , Samsung Galaxy Tab 7.0 и Motorola Droid X. [ 3]

LPDDR2

Чип Samsung K4P4G154EC-FGC1 4 Гбит LPDDR2

В 2009 году группа по стандартизации JEDEC опубликовала JESD209-2, который определил более радикально переработанный интерфейс DDR с низким энергопотреблением. [4] [5] Он несовместим ни с DDR1, ни с DDR2 SDRAM , но может работать с любой из следующих схем:

Состояния с низким энергопотреблением аналогичны базовым состояниям LPDDR, но имеют некоторые дополнительные возможности частичного обновления массива.

Параметры синхронизации указаны для LPDDR-200 – LPDDR-1066 (тактовые частоты от 100 до 533 МГц).

Работая при 1,2 В, LPDDR2 мультиплексирует линии управления и адреса на 10-битную шину CA с двойной скоростью передачи данных . Команды аналогичны командам обычного SDRAM , за исключением переназначения кодов операций предварительной зарядки и завершения пакета:

Бит адреса столбца C0 никогда не передается и предполагается равным нулю. Таким образом, пакетные передачи всегда начинаются с четных адресов.

LPDDR2 также имеет активный низкий выбор чипа (когда высокий, все является NOP) и сигнал включения тактирования CKE, которые работают как SDRAM. Также, как и SDRAM, команда, отправленная в цикле, когда CKE впервые сбрасывается, выбирает состояние выключения питания:

Регистры режима были значительно расширены по сравнению с обычным SDRAM, с 8-битным адресным пространством и возможностью считывать их обратно. Хотя они меньше, чем последовательный EEPROM обнаружения присутствия , достаточно информации включено, чтобы исключить необходимость в нем.

Устройства S2 менее 4  Гбит и устройства S4 менее 1 Гбит имеют только четыре банка. Они игнорируют сигнал BA2 и не поддерживают обновление по банкам.

Устройства энергонезависимой памяти не используют команды обновления и переназначают команду предварительной зарядки для передачи адресных битов A20 и выше. Младшие биты (A19 и ниже) передаются следующей командой Activate. Это переносит выбранную строку из массива памяти в один из 4 или 8 (выбирается битами BA) буферов данных строк, где они могут быть прочитаны командой Read. В отличие от DRAM, биты адреса банка не являются частью адреса памяти; любой адрес может быть передан в любой буфер данных строк. Буфер данных строк может иметь длину от 32 до 4096 байт в зависимости от типа памяти. Строки больше 32 байт игнорируют некоторые младшие биты адреса в команде Activate. Строки меньше 4096 байт игнорируют некоторые старшие биты адреса в команде Read.

Энергонезависимая память не поддерживает команду Write для строковых буферов данных. Вместо этого ряд регистров управления в специальной адресной области поддерживает команды Read и Write, которые могут использоваться для стирания и программирования массива памяти.

LPDDR3

В мае 2012 года JEDEC опубликовал стандарт устройств памяти с низким энергопотреблением JESD209-3. [6] [7] [8] По сравнению с LPDDR2, LPDDR3 обеспечивает более высокую скорость передачи данных, большую пропускную способность и энергоэффективность, а также более высокую плотность памяти. LPDDR3 достигает скорости передачи данных 1600 МТ/с и использует ключевые новые технологии: выравнивание записи и обучение команд/адресов, [9] опциональное терминирование на кристалле (ODT) и низкую емкость ввода-вывода. LPDDR3 поддерживает как корпус-на-корпусе (PoP), так и дискретный тип корпуса.

Кодировка команд идентична LPDDR2, с использованием 10-битной шины CA с двойной скоростью передачи данных. [7] Однако стандарт определяет только 8 n -предвыборку DRAM и не включает команды флэш-памяти.

Продукты, использующие LPDDR3, включают MacBook Air 2013 года, iPhone 5S , iPhone 6 , Nexus 10 , Samsung Galaxy S4 (GT-I9500) и Microsoft Surface Pro 3 и 4. [10] LPDDR3 стал популярным в 2013 году, работая на частоте 800 МГц DDR (1600 МТ/с), предлагая пропускную способность, сопоставимую с памятью ноутбука PC3-12800 в 2011 году (пропускная способность 12,8 ГБ/с). [11] Чтобы достичь этой пропускной способности, контроллер должен реализовать двухканальную память. Например, это касается Exynos 5 Dual [12] и 5 Octa. [13]

LPDDR3E

«Улучшенная» версия спецификации под названием LPDDR3E увеличивает скорость передачи данных до 2133 МТ/с. Samsung Electronics представила первые 4-  гигабитные модули LPDDR3 класса 20 нм, способные передавать данные со скоростью до 2133 МТ/с, что более чем вдвое превышает производительность старого LPDDR2, способного передавать данные только со скоростью 800 МТ/с. [14] Различные SoC от разных производителей также изначально поддерживают 800 МГц LPDDR3 RAM. К ним относятся Snapdragon 600 и 800 от Qualcomm [15] , а также некоторые SoC из серий Exynos и Allwinner .

LPDDR4

14 марта 2012 года JEDEC провела конференцию, чтобы изучить, как будущие требования к мобильным устройствам будут определять будущие стандарты, такие как LPDDR4. [16] 30 декабря 2013 года Samsung объявила, что разработала первый 8-гигабитный (1 ГБ) LPDDR4 класса 20 нм, способный передавать данные со скоростью 3200 МТ/с, тем самым обеспечивая на 50 процентов более высокую производительность, чем самый быстрый LPDDR3, и потребляя примерно на 40 процентов меньше энергии при 1,1 вольта. [17] [18]

25 августа 2014 года JEDEC опубликовал стандарт устройств памяти с низким энергопотреблением JESD209-4 LPDDR4. [19] [20]

Значительные изменения включают в себя:

Стандарт определяет пакеты SDRAM, содержащие два независимых 16-битных канала доступа, каждый из которых подключен к двум кристаллам на пакет. Каждый канал имеет ширину 16 бит данных, собственные управляющие/адресные контакты и обеспечивает доступ к 8 банкам DRAM. Таким образом, пакет может быть подключен тремя способами:

Каждый кристалл обеспечивает 4, 6, 8, 12 или 16  гигабит памяти, по половине на каждый канал. Таким образом, каждый банк составляет одну шестнадцатую размера устройства. Это организовано в соответствующее количество (от 16  К до 64 К) 16384-битных (2048-байтных) строк. Планируется расширение до 24 и 32 гигабит, но пока не решено, будет ли это сделано путем увеличения количества строк, их ширины или количества банков.

Также определены более крупные корпуса, обеспечивающие двойную ширину (четыре канала) и до четырех кристаллов на пару каналов (всего 8 кристаллов на корпус).

Доступ к данным осуществляется пакетами по 16 или 32 передачи (256 или 512 бит, 32 или 64 байта, 8 или 16 циклов DDR). Пакеты должны начинаться на границах 64 бит.

Поскольку тактовая частота выше, а минимальная длина пакета больше, чем у более ранних стандартов, сигналы управления могут быть более мультиплексированы без того, чтобы шина команд/адресов становилась узким местом. LPDDR4 мультиплексирует линии управления и адреса на 6-битную шину CA с одинарной скоростью передачи данных. Команды требуют 2 тактов, а операции кодирования адреса (например, активация строки, чтение или запись столбца) требуют двух команд. Например, для запроса чтения из неактивного чипа требуются четыре команды, занимающие 8 тактов: Activate-1, Activate-2, Read, CAS-2.

Линия выбора микросхемы (CS) активна - высокий уровень . Первый цикл команды определяется высоким уровнем выбора микросхемы; во время второго цикла уровень низкий.

Команда CAS-2 используется как вторая половина всех команд, которые выполняют передачу по шине данных, и предоставляет младшие биты адреса столбца:

Длина пакета может быть настроена на 16, 32 или выбираться динамически с помощью бита BL операций чтения и записи.

Один сигнал DMI (маска данных/инвертирование) связан с каждыми 8 линиями данных и может использоваться для минимизации количества битов, приводимых в высокое состояние во время передачи данных. Когда они высокие, остальные 8 бит дополняются как передатчиком, так и приемником. Если байт содержит пять или более битов 1, сигнал DMI может приводиться в высокое состояние вместе с тремя или менее линиями данных. Поскольку линии сигнала заканчиваются низким уровнем, это снижает потребление энергии.

(Альтернативное использование, при котором DMI используется для ограничения количества линий данных, переключаемых при каждой передаче, максимум до 4, сводит к минимуму перекрестные помехи. Это может использоваться контроллером памяти во время записи, но не поддерживается устройствами памяти.)

Инверсия шины данных может быть включена отдельно для чтения и записи. Для маскированной записи (имеющей отдельный код команды) работа сигнала DMI зависит от того, включена ли инверсия записи.

LPDDR4 также включает механизм для «целевого обновления строк», чтобы избежать повреждения из-за « удара строк » ​​на соседних строках. Специальная последовательность из трех последовательностей активации/предзарядки определяет строку, которая активировалась чаще, чем пороговое значение, указанное устройством (от 200 000 до 700 000 за цикл обновления). Внутренне устройство обновляет физически соседние строки, а не ту, которая указана в команде активации. [21] [20] : 153–54 

LPDDR4X

Samsung Semiconductor предложила вариант LPDDR4, который она назвала LPDDR4X. [22] : 11  LPDDR4X идентичен LPDDR4, за исключением того, что дополнительная мощность экономится за счет снижения напряжения ввода-вывода (Vddq) с 1,1 В до 0,6 В. 9 января 2017 года SK Hynix анонсировала пакеты LPDDR4X объемом 8 и 16 ГБ. [23] [24] JEDEC опубликовала стандарт LPDDR4X 8 марта 2017 года. [25] Помимо более низкого напряжения, дополнительные улучшения включают опцию одноканального кристалла для небольших приложений, новые пакеты MCP, PoP и IoT, а также дополнительные улучшения определения и синхронизации для наивысшего класса скорости 4266 МТ/с.

LPDDR5

19 февраля 2019 года JEDEC опубликовал JESD209-5, стандарт для маломощной двойной скорости передачи данных 5 (LPDDR5). [26]

В июле 2018 года Samsung объявила о наличии у нее рабочего прототипа чипов LPDDR5. LPDDR5 вносит следующие изменения: [27]

Контроллеры памяти AMD Van Gogh, Intel Tiger Lake , Apple Silicon (M1 Pro, M1 Max, M1 Ultra, M2 и A16 Bionic), Huawei Kirin 9000 и Snapdragon 888 поддерживают LPDDR5.

Удвоение скорости передачи и четвертьскоростной главный тактовый генератор приводят к главному тактовому генератору, частота которого вдвое меньше частоты аналогичного тактового генератора LPDDR4. Шина команд (CA) расширена до 7 бит, и команды передаются с удвоенной скоростью передачи данных, поэтому команды в конечном итоге отправляются с той же скоростью, что и LPDDR4.

По сравнению с более ранними стандартами, номенклатура адресов столбцов изменилась. И LPDDR4, и LPDDR5 допускают до 10 бит адреса столбца, но названия различаются. C0–C9 LPDDR4 переименованы в B0–B3 и C0–C5. Как и в LPDDR4, записи должны начинаться с адреса, кратного 16, с B0–B3 равным нулю, но чтения могут запрашивать передачу пакета в другом порядке, указав ненулевое значение для B3.

Как и в случае с LPDDR4, для чтения некоторых данных требуются 4 команды: две команды активации для выбора строки, затем команда CAS и команда чтения для выбора столбца. В отличие от LPDDR4, команда CAS предшествует команде чтения или записи. На самом деле, это название не совсем верное, поскольку оно вообще не выбирает столбец. Вместо этого его основная функция — подготовить DRAM к синхронизации с предстоящим запуском высокоскоростных часов WCK. Биты WS_FS, WS_RD и WS_WR выбирают различные тайминги, причем опции _RD и _WR оптимизированы для немедленно следующей команды чтения или записи, в то время как опция _FS запускает часы немедленно, и за ней могут следовать несколько чтений или записей, получая доступ к нескольким банкам.

CAS также определяет опцию "write X". Если бит WRX установлен, записи не передают данные, а заполняют пакет всеми нулями или всеми единицами под управлением бита WXS (write-X select). Это занимает то же время, но экономит энергию.

В дополнение к обычным пакетам из 16 слов существуют команды для выполнения пакетов двойной длины из 32 слов. Чтение (но не запись) может указывать начальную позицию в выровненном пакете из 32 слов с помощью битов C0 и B3.

LPDDR5X

28 июля 2021 года JEDEC опубликовал JESD209-5B, стандарт маломощной удвоенной скорости передачи данных 5/5X (LPDDR5/5X) [30] со следующими изменениями:

9 ноября 2021 года Samsung объявила, что компания разработала первую в отрасли DRAM LPDDR5X. Реализация Samsung включает 16-гигабитные (2 ГБ) кристаллы на 14-нм технологическом узле с модулями до 32 кристаллов (64 ГБ) в одном корпусе. По данным компании, новые модули будут потреблять на 20% меньше энергии, чем LPDDR5. [31] По словам Андрея Фрумусану из AnandTech , LPDDR5X в SoC и других продуктах ожидалось для поколения устройств 2023 года. [32]

19 ноября 2021 года компания Micron объявила, что Mediatek проверила свою память LPDDR5X DRAM для системы-на-кристалле Dimensity 9000 5G от Mediatek. [33]

25 января 2023 года компания SK Hynix анонсировала чипы «Low Power Double Data Rate 5 Turbo» (LPDDR5T) с пропускной способностью 9,6 Гбит/с. [34] Он работает в диапазоне сверхнизких напряжений1,01–1,12 В, установленный JEDEC . Он был включен в стандарт LPDDR5X как LPDDR5X-9600, что сделало «LPDDR5T» торговой маркой. [35]
MediaTek Dimensity 9300 и Qualcomm Snapdragon 8 Gen 3 поддерживают LPDDR5T.

17 апреля 2024 года Samsung Electronics анонсировала LPDDR5X-10700 с на 25% более высокой пропускной способностью, на 30% более высокой емкостью и на 25% улучшенной энергоэффективностью по сравнению с предыдущими поколениями LPDDR5X. Это достигается за счет нового 12-нм процесса , который позволяет чипам быть более эффективными, а также быть достаточно маленькими, чтобы вмещать емкости до 32 ГБ в одном корпусе. [36]

16 июля 2024 года компания Samsung завершила проверку самой быстрой в отрасли памяти LPDDR5X DRAM, способной работать на скорости до 10,7 Гбит/с, для использования в будущей флагманской системе на кристалле Dimensity 9400 от MediaTek. [1]

LPDDR6

Примечания

  1. ^ Эквивалентно, Мбит/с·спин.

Ссылки

  1. ^ ab "Когда LPDDR3 не LPDDR3? Когда это DDR3L..." Блог Committed to Memory . Получено 16 июля 2021 г.
  2. ^ "LPDDR". Texas Instruments wiki . Архивировано из оригинала 5 марта 2012 года . Получено 10 марта 2015 года .
  3. ^ Anandtech Samsung Galaxy Tab - Обзор AnandTech, 23 декабря 2010 г.
  4. ^ ab Стандарт JEDEC: Low Power Double Data Rate 2 (LPDDR2) (PDF) , Ассоциация твердотельных технологий JEDEC, февраль 2010 г. , получено 30 декабря 2010 г.
  5. ^ "JEDEC объявляет о публикации стандарта LPDDR2 для маломощных устройств памяти". Пресс-релиз . 2 апреля 2009 г. Получено 28 ноября 2021 г.
  6. ^ JEDEC публикует стандарт LPDDR3 для маломощных микросхем памяти Архивировано 20 мая 2012 г. в журнале Wayback Machine , Solid State Technology.
  7. ^ ab JESD209-3 LPDDR3 Стандарт устройств памяти с низким энергопотреблением, Ассоциация твердотельных технологий JEDEC
  8. ^ "JEDEC объявляет о публикации стандарта LPDDR3 для маломощных устройств памяти". jedec.org . Получено 10 марта 2015 г. .
  9. ^ Хотите краткий и подробный обзор новой спецификации JEDEC LPDDR3? EETimes предлагает его Архивировано 28 июля 2013 г. на Wayback Machine , Denali Memory Report
  10. ↑ Внутри Samsung Galaxy S4. Архивировано 29 апреля 2013 г. на Wayback Machine , Chipworks.
  11. ^ Высокопроизводительная память Samsung LPDDR3 позволит создать потрясающие мобильные устройства в 2013, 2014 годах - Bright Side of News
  12. ^ "Samsung Exynos". samsung.com . Получено 10 марта 2015 г. .
  13. ^ Samsung представляет восьмиядерный мобильный процессор на EEtimes
  14. ^ Теперь производится 4-гигабитная мобильная DRAM-память LPDDR3 с использованием 20-нм* техпроцесса, Businesswire
  15. ^ Представлены процессоры Snapdragon 800 и 600 серий, Qualcomm
  16. ^ "JEDEC сосредоточится на мобильных технологиях на предстоящей конференции". jedec.org . Получено 10 марта 2015 г.
  17. ^ "Samsung разрабатывает первую в отрасли 8-гигабитную мобильную DRAM-память LPDDR4". Samsung Tomorrow (официальный блог). Samsung Electronics. Архивировано из оригинала 1 октября 2014 года . Получено 10 марта 2015 года .
  18. ^ http://www.softnology.biz/pdf/JESD79-4_DDR4_SDRAM.pdf Стандарт JESD79 DDR4 SDRAM
  19. ^ «JEDEC выпускает стандарт LPDDR4 для маломощных устройств памяти», Ассоциация твердотельных технологий JEDEC.
  20. ^ abc Стандарт JEDEC: Low Power Double Data Rate 4 (LPDDR4) (PDF) , Ассоциация твердотельных технологий JEDEC, август 2014 г. , получено 25 декабря 2014 г.Имя пользователя и пароль "cypherpunks" позволят загрузить файл.
  21. ^ "Row hammer refresh command". Патенты . US20140059287 . Получено 10 марта 2015 г. .
  22. ^ Реза, Ашик (16 сентября 2016 г.). «Потребность в памяти» рождает «новую память» (PDF) . Qualcomm 3G LTE Summit. Гонконг.
  23. ^ Шилов, Антон. «SK Hynix анонсирует пакеты DRAM LPDDR4X-4266 емкостью 8 ГБ» . Проверено 28 июля 2017 г.
  24. ^ "SK하이닉스 세계 최대 용량의 초저전력 모바일 D램 출시" . Скиникс (на корейском языке). Архивировано из оригинала 13 января 2019 года . Проверено 28 июля 2017 г.
  25. ^ "JEDEC обновляет стандарты для маломощных запоминающих устройств". JEDEC . Получено 28 июля 2017 г. .
  26. ^ abc "JEDEC обновляет стандарт для маломощных устройств памяти: LPDDR5". jedec.org . Получено 19 февраля 2019 г. .
  27. ^ Смит, Райан (16 июля 2018 г.). «Samsung анонсирует первый чип LPDDR5 DRAM, нацеленный на скорость передачи данных 6,4 Гбит/с и снижение энергопотребления на 30%». AnandTech .
  28. ^ «LPDDR5/5X 协议解读（三）Операция WCK», Чжиху (на китайском и английском языках), 19 декабря 2022 г. , получено 4 ноября 2023 г.
  29. ^ Чанг, Алекс (Ёнке) (октябрь 2019 г.), «Команды и новые функции» (PDF) , LPDDR5 Workshop , получено 4 ноября 2023 г.
  30. ^ "JEDEC публикует новые и обновленные стандарты для маломощных устройств памяти, используемых в приложениях 5G и ИИ". jedec.org . Получено 28 июля 2021 г. .
  31. ^ "Samsung разрабатывает первую в отрасли память LPDDR5X DRAM". Samsung .com . 9 ноября 2021 г. Получено 9 ноября 2021 г.
  32. ^ Фрумусану, Андрей (9 ноября 2021 г.). «Samsung анонсирует первый LPDDR5X со скоростью 8,5 Гбит/с». Anandtech .com . Получено 9 ноября 2021 г. .
  33. ^ «Micron и MediaTek первыми подтвердили LPDDR5X». Micron Technology.
  34. ^ "SK hynix разрабатывает самую быструю в мире мобильную DRAM LPDDR5T". 24 января 2023 г. Получено 12 июня 2023 г.
  35. ^ Хунг, Вуонг. "Jedec Memory for Automotive LPDDRx & UFS" (PDF) . jedec.org . стр. 4 . Получено 18 апреля 2024 г. .
  36. ^ "Samsung разрабатывает самую быструю в отрасли память LPDDR5X DRAM со скоростью 10,7 Гбит/с, оптимизированную для приложений ИИ". Samsung Newsroom . 17 апреля 2024 г. . Получено 18 апреля 2024 г. .

Внешние ссылки