Эффект плавающего тела

Эффект плавающего тела — это эффект зависимости потенциала тела транзистора, реализованный с помощью технологии кремний на изоляторе (SOI) от истории его смещения и процессов рекомбинации носителей . Тело транзистора образует конденсатор по отношению к изолированной подложке. Заряд накапливается на этом конденсаторе и может вызывать неблагоприятные эффекты, например, открытие паразитных транзисторов в структуре и вызывая утечки в выключенном состоянии, что приводит к более высокому потреблению тока, а в случае DRAM — к потере информации из ячеек памяти. Он также вызывает эффект истории , зависимость порогового напряжения транзистора от его предыдущих состояний. В аналоговых устройствах эффект плавающего тела известен как эффект перегиба .

Одной из мер противодействия эффекту плавающего тела является использование полностью обедненных (FD) устройств. Слой изолятора в FD устройствах значительно тоньше ширины обеднения канала. Заряд и, следовательно, потенциал корпуса транзисторов, таким образом, фиксированы. ^[1] Однако эффект короткого канала ухудшается в FD устройствах, корпус все еще может заряжаться, если и исток, и сток высоки, и архитектура не подходит для некоторых аналоговых устройств, которым требуется контакт с корпусом. ^[2] Гибридная траншейная изоляция является другим подходом. ^[3]

Хотя эффект плавающего тела представляет собой проблему в чипах SOI DRAM, он используется как базовый принцип для технологий Z-RAM и T-RAM . По этой причине эффект иногда называют эффектом Золушки в контексте этих технологий, поскольку он превращает недостаток в преимущество. ^[4] AMD и Hynix лицензировали Z-RAM, но по состоянию на 2008 год не запустили его в производство. ^[5] Другая похожая технология (и конкурент Z-RAM), разработанная в Toshiba ^{[6] [7]} и усовершенствованная в Intel, — это Floating Body Cell (FBC). ^{[8] [5]}

Ссылки

1. Шахиди, ГГ (2002). «Технология SOI для эры ГГц». IBM Journal of Research and Development . 46 (2.3). IBM: 121–131. doi :10.1147/rd.462.0121. ISSN  0018-8646.
2. Катальдо, Энтони (2001-11-26). «Intel делает разворот в вопросе SOI, поддерживает диэлектрик с высоким коэффициентом диэлектрика». EE Times . Стэнфорд, Калифорния . Получено 30.03.2019 .
3. Каллендер, Пол (2001-12-17). «Процесс Mitsubishi SOI использует гибридную изоляцию траншеи». EE Times . Макухари, Япония . Получено 2019-03-30 .
4. Z-RAM сокращает встроенную память. Архивировано 03.03.2016 в Wayback Machine , Microprocessor Report
5. Mark LaPedus (17 июня 2008 г.). «Intel исследует ячейки плавающего тела на SOI». EE Times . Получено 23 мая 2019 г.
6. Сэмюэл К. Мур (1 января 2007 г.). «Победитель: швейцарская фирма Masters of Memory втиснула 5 мегабайт оперативной памяти в пространство одного». IEEE Spectrum . Получено 23 марта 2019 г.
7. Ёсико Хара (7 февраля 2002 г.). «Toshiba исключает конденсатор из конструкции ячейки DRAM». EE Times . Получено 23 марта 2019 г.
8. Ник Фаррелл (11 декабря 2006 г.). «Intel talks up Floating Body Cells». The Inquirer . Архивировано из оригинала 6 марта 2010 г. Получено 23 марта 2019 г.{{cite web}}: CS1 maint: неподходящий URL ( ссылка )

Дальнейшее чтение

• Такаши Осава; Такеши Хамамото (2011). Ячейка плавающего тела: новая ячейка DRAM без конденсатора . Pan Stanford Publishing. ISBN 978-981-4303-07-1.