ggNMOS

Устройство защиты от электростатического разряда (ESD)

NMOS с заземленным затвором , обычно известный как ggNMOS , представляет собой устройство защиты от электростатического разряда (ESD), используемое в интегральных схемах (ИС) КМОП . Такие устройства используются для защиты входов и выходов ИС, к которым можно получить доступ вне кристалла ( проводное соединение с контактами корпуса или непосредственно с печатной платой ) и, следовательно, они подвержены ESD при прикосновении. Событие ESD может доставить большое количество энергии к кристаллу, потенциально разрушая входную/выходную схему; устройство ggNMOS или другие устройства защиты от ESD обеспечивают безопасный путь для тока, а не через более чувствительную схему. Защита от ESD с помощью таких устройств или других методов важна для надежности продукта: 35% всех отказов ИС в полевых условиях связаны с повреждением ESD. ^{[1] [2]}

Схема ggNMOS ESD

Структура

Как следует из названия, устройство ggNMOS состоит из относительно широкого устройства NMOS, в котором затвор, исток и корпус соединены вместе с землей. Сток ggNMOS подключен к защищенной площадке ввода-вывода. Таким образом, формируется паразитный NPN- биполярный транзистор (BJT), в котором сток ( n-типа ) действует как коллектор, комбинация база/исток (n-типа) — как эмиттер, а подложка ( p-типа ) — как база. Как объясняется ниже, ключевым элементом работы ggNMOS является паразитное сопротивление, присутствующее между выводами эмиттера и базы паразитного npn BJT. Это сопротивление является результатом конечной проводимости легированной подложки p-типа.

Профиль ggNMOS

Операция

Когда на контактной площадке ввода-вывода (стоке) появляется положительное событие ESD, переход коллектор-база паразитного NPN BJT становится обратно смещенным до точки лавинного пробоя . В этой точке положительный ток, текущий от базы к земле, индуцирует потенциал напряжения на паразитном резисторе, вызывая появление положительного напряжения на переходе база-эмиттер. Положительный V _BE смещает этот переход в прямом направлении, запуская паразитный NPN BJT. ^[3]

Ссылки

1. Issaq, E.; Merri, R. (1993). Методология проектирования ESD . Симпозиум по электрическому перенапряжению/электростатическому разряду. Лейк-Буэна-Виста, Флорида. С. 223–237.
2. Грин, Т. (1988). Обзор отказов в полевых условиях EOS/ESD в военном оборудовании . Симпозиум по электрическому перенапряжению/электростатическому разряду. Анахайм, Калифорния. С. 7–14.
3. Ванг, Альберт (2002). Защита от электростатического разряда на кристалле для интегральных схем: перспективы проектирования ИС . Норвелл, Массачусетс, США: Kluwer Academic Publishing. ISBN 0792376471.

https://www.researchgate.net/publication/4133911_Modeling_MOS_snapback_for_circuit-level_ESD_simulation_using_BSIM3_and_VBIC_models