PCI Express ( Peripheral Component Interconnect Express ), официально сокращенно PCIe или PCI-e , [1] — это стандарт высокоскоростной последовательной компьютерной шины расширения , разработанный для замены старых стандартов шины PCI , PCI-X и AGP . Это общий интерфейс материнской платы для видеокарт , звуковых карт , хост-адаптеров жестких дисков , твердотельных накопителей , аппаратных подключений Wi-Fi и Ethernet . [2] PCIe имеет множество улучшений по сравнению со старыми стандартами, включая более высокую максимальную пропускную способность системной шины, меньшее количество контактов ввода-вывода и меньшую физическую площадь, лучшее масштабирование производительности для шинных устройств, более подробный механизм обнаружения ошибок и отчетности (Advanced Error Reporting, Advanced Error Reporting, AER), [3] и встроенная функция горячей замены . Более поздние версии стандарта PCIe обеспечивают аппаратную поддержку виртуализации ввода-вывода .
Электрический интерфейс PCI Express измеряется количеством одновременных линий. [4] (Линия — это одна линия отправки/получения данных. Аналогия — это шоссе с движением в обоих направлениях.) Этот интерфейс также используется во множестве других стандартов — в первую очередь в интерфейсе карты расширения ноутбука под названием ExpressCard . Он также используется в интерфейсах хранения данных SATA Express , U.2 (SFF-8639) и M.2 .
Спецификации формата поддерживаются и разрабатываются PCI-SIG (PCI Special Interest Group ) — группой из более чем 900 компаний, которая также поддерживает обычные спецификации PCI .
Концептуально шина PCI Express представляет собой высокоскоростную последовательную замену старой шины PCI/PCI-X. [7] Одним из ключевых отличий между шиной PCI Express и более старой шиной PCI является топология шины; PCI использует общую архитектуру параллельной шины , в которой хост PCI и все устройства используют общий набор адресов, данных и линий управления. Напротив, PCI Express основан на топологии «точка-точка » с отдельными последовательными каналами, соединяющими каждое устройство с корневым комплексом (хостом). Из-за топологии общей шины доступ к старой шине PCI является арбитражным (в случае нескольких главных устройств) и ограничивается одним главным устройством одновременно в одном направлении. Более того, старая схема синхронизации PCI ограничивает тактовую частоту шины самым медленным периферийным устройством на шине (независимо от устройств, участвующих в транзакции по шине). Напротив, канал шины PCI Express поддерживает полнодуплексную связь между любыми двумя конечными точками без каких-либо ограничений на одновременный доступ к нескольким конечным точкам.
С точки зрения протокола шины, связь PCI Express инкапсулируется в пакеты. Работу по пакетированию и депакетированию данных и трафика сообщений о состоянии выполняет уровень транзакций порта PCI Express (описанный ниже). Радикальные различия в электрической передаче сигналов и протоколе шины требуют использования другого механического форм-фактора и разъемов расширения (и, следовательно, новых материнских плат и новых плат адаптеров); Слоты PCI и слоты PCI Express не взаимозаменяемы. На программном уровне PCI Express сохраняет обратную совместимость с PCI; Устаревшее системное программное обеспечение PCI может обнаруживать и настраивать новые устройства PCI Express без явной поддержки стандарта PCI Express, хотя новые функции PCI Express недоступны.
Канал PCI Express между двумя устройствами может иметь размер от одной до 16 линий. В многоканальном канале пакетные данные распределяются по полосам, а пиковая пропускная способность масштабируется в зависимости от общей ширины канала. Количество полос автоматически согласовывается во время инициализации устройства и может быть ограничено любой конечной точкой. Например, однополосную карту PCI Express (x1) можно вставить в многоканальный слот (x4, x8 и т. д.), и в цикле инициализации автоматически согласовывается максимальное количество взаимно поддерживаемых линий. Канал может динамически понижать конфигурацию для использования меньшего количества полос, обеспечивая отказоустойчивость в случае присутствия плохих или ненадежных полос. Стандарт PCI Express определяет ширину канала x1, x2, x4, x8 и x16. Каналы PCIe 5.0, x12 и x32 включительно также были определены, но никогда не использовались. [8] Это позволяет шине PCI Express обслуживать как экономичные приложения, где высокая пропускная способность не требуется, так и приложения, критичные к производительности, такие как 3D-графика, сетевые технологии ( 10 Gigabit Ethernet или многопортовый Gigabit Ethernet ), а также корпоративные системы хранения данных ( SAS или оптоволоконный канал ). Слоты и разъемы определяются только для подмножества этих ширин, при этом ширина соединения между ними определяется следующим большим размером физического слота.
Для сравнения: устройство PCI-X (133 МГц, 64 бита) и устройство PCI Express 1.0, использующее четыре линии (x4), имеют примерно одинаковую пиковую скорость передачи в одном направлении — 1064 МБ/с. Шина PCI Express потенциально может работать лучше, чем шина PCI-X, в тех случаях, когда несколько устройств передают данные одновременно или если связь с периферийным устройством PCI Express является двунаправленной .
Устройства PCI Express обмениваются данными через логическое соединение, называемое межсоединением [9] или каналом . Канал — это канал связи «точка-точка» между двумя портами PCI Express, позволяющий им обоим отправлять и получать обычные запросы PCI (конфигурация, ввод-вывод или чтение/запись в память) и прерывания ( INTx , MSI или MSI-X ). . На физическом уровне канал состоит из одной или нескольких полос . [9] Низкоскоростные периферийные устройства (например, карты Wi-Fi 802.11 ) используют однополосный канал (x1), тогда как графический адаптер обычно использует гораздо более широкий и, следовательно, более быстрый 16-канальный канал (x16).
Дорожка состоит из двух пар дифференциальных сигналов : одна пара предназначена для приема данных, а другая — для передачи. Таким образом, каждая полоса состоит из четырех проводов или сигнальных дорожек . Концептуально каждая полоса используется как полнодуплексный поток байтов , транспортирующий пакеты данных в восьмибитном «байтовом» формате одновременно в обоих направлениях между конечными точками канала. [10] Физические каналы PCI Express могут содержать 1, 4, 8 или 16 линий. [11] [5] : 4, 5 [9] Количество полос записывается с префиксом «x» (например, «x8» обозначает карту или слот с восемью полосами), причем x16 — это самый большой широко используемый размер. [12] Размеры полос также обозначаются терминами «ширина» или «по ширине», например, слот с восемью полосами движения может называться «на 8» или «шириной на 8 полос».
Размеры механических карт см. ниже.
Архитектура связанной последовательной шины была выбрана вместо традиционной параллельной шины из-за присущих последней ограничений, включая полудуплексный режим, избыточное количество сигналов и меньшую пропускную способность из-за перекоса синхронизации . Раскос во времени возникает из-за того, что отдельные электрические сигналы внутри параллельного интерфейса проходят через проводники разной длины, на потенциально разных слоях печатной платы (PCB) и, возможно, с разными скоростями сигнала . Несмотря на то, что сигналы на параллельном интерфейсе передаются одновременно в виде одного слова , они имеют разную продолжительность пути и достигают пункта назначения в разное время. Когда период тактового сигнала интерфейса короче наибольшей разницы во времени между поступлениями сигналов, восстановление переданного слова становится невозможным. Поскольку рассогласование синхронизации на параллельной шине может достигать нескольких наносекунд, результирующее ограничение полосы пропускания находится в диапазоне сотен мегагерц.
В последовательном интерфейсе не наблюдается перекоса синхронизации, поскольку в каждом направлении внутри каждой линии присутствует только один дифференциальный сигнал, а внешний тактовый сигнал отсутствует, поскольку информация тактирования встроена в сам последовательный сигнал. Таким образом, типичные ограничения полосы пропускания последовательных сигналов находятся в диапазоне нескольких гигагерц. PCI Express является одним из примеров общей тенденции к замене параллельных шин последовательными соединениями; другие примеры включают Serial ATA (SATA), USB , Serial Attached SCSI (SAS), FireWire (IEEE 1394) и RapidIO . В цифровом видео широко распространенными примерами являются DVI , HDMI и DisplayPort .
Многоканальная последовательная конструкция повышает гибкость благодаря возможности выделять меньше линий для более медленных устройств.
Карта PCI Express вписывается в слот своего физического размера или большего размера (наибольшая из них — x16), но может не помещаться в слот PCI Express меньшего размера; например, карта x16 может не вписаться в слот x4 или x8. В некоторых слотах используются разъемы с открытым концом, что позволяет использовать физически более длинные карты и согласовывать наилучшее доступное электрическое и логическое соединение.
Количество полос, фактически подключенных к слоту, также может быть меньше, чем число, поддерживаемое физическим размером слота. Примером может служить слот x16, работающий на x4, который принимает любую карту x1, x2, x4, x8 или x16, но обеспечивает только четыре линии. Его спецификация может читаться как «x16 (режим x4)», хотя также распространено обозначение «механическое @ электрическое» (например, «x16 @ x4»). [ нужна цитация ] Преимущество заключается в том, что такие слоты могут вмещать более широкий спектр карт PCI Express, не требуя, чтобы оборудование материнской платы поддерживало полную скорость передачи данных. Стандартные механические размеры: x1, x4, x8 и x16. Карты, использующие несколько дорожек, отличных от стандартных механических размеров, должны физически соответствовать следующему большему механическому размеру (например, карта x2 использует размер x4, а карта x12 использует размер x16).
Сами карты проектируются и производятся в различных размерах. Например, твердотельные накопители (SSD), выпускаемые в виде карт PCI Express, часто используют HHHL (половинная высота, половинная длина) и FHHL (полная высота, половинная длина) для описания физических размеров карты. [14] [15]
Современные (начиная с 2012 года [16] ) игровые видеокарты обычно превышают высоту и толщину, указанные в стандарте PCI Express, из-за необходимости в более мощных и тихих охлаждающих вентиляторах , поскольку игровые видеокарты часто излучают сотни ватт мощности. нагревать. [17] Современные компьютерные корпуса часто шире, чтобы вместить эти более высокие карты, но не всегда. Поскольку полноразмерные карты (312 мм) встречаются редко, современные корпуса иногда не помещаются в них. Толщина этих карт также обычно занимает пространство двух слотов PCIe. Фактически, даже методология измерения карт различается у разных производителей: некоторые включают в размеры металлический кронштейн, а другие нет.
Например, сравнивая три высокопроизводительные видеокарты, выпущенные в 2020 году: карта Sapphire Radeon RX 5700 XT имеет высоту 135 мм (без учета металлического кронштейна), что превышает стандартную высоту PCIe на 28 мм, [18] еще одна Radeon RX 5700. Карта XT от XFX имеет толщину 55 мм (т.е. 2,7 слота PCI на 20,32 мм), занимая 3 слота PCIe, [19] в то время как видеокарта Asus GeForce RTX 3080 занимает два слота и имеет размеры 318,5 мм × 140,1 мм × 57,8 мм. превышающие максимальную длину, высоту и толщину PCI Express соответственно. [20]
В следующей таблице указаны проводники на каждой стороне краевого разъема карты PCI Express. Сторона пайки печатной платы (PCB) — это сторона A, а сторона компонентов — сторона B. [21] Контакты PRSNT1# и PRSNT2# должны быть немного короче остальных, чтобы обеспечить полную вставку карты с возможностью горячего подключения. Вывод WAKE# использует полное напряжение для пробуждения компьютера, но его необходимо поднять на высокий уровень от резервного питания, чтобы указать, что карта способна пробуждаться. [22]
Все карты PCI Express могут потреблять до3 А при+3,3 В (9,9 Вт ). Количество +12 В и общая мощность, которую они могут потреблять, зависит от форм-фактора и роли карты: [27] : 35–36 [28] [29]
Дополнительные разъемы добавляют75 Вт (6-контактный) или150 Вт (8-контактный), питание +12 В, доВсего 300 Вт ( 2 × 75 Вт + 1 × 150 Вт ).
Некоторые карты используют два 8-контактных разъема, но по состоянию на 2018 год это еще не стандартизировано [update], поэтому такие карты не должны иметь официальный логотип PCI Express. Эта конфигурация обеспечивает общую мощность 375 Вт ( 1 × 75 Вт + 2 × 150 Вт ) и, вероятно, будет стандартизирована PCI-SIG со стандартом PCI Express 4.0. [ нужно обновить ] 8-контактный разъем PCI Express можно спутать с разъемом EPS12V , который в основном используется для питания SMP и многоядерных систем. Разъемы питания представляют собой варианты разъемов серии Molex Mini-Fit Jr. [30]
16 -контактный разъем 12VHPWR является стандартом для подключения графических процессоров (GPU) к источникам питания компьютера. Он был представлен в 2022 году, чтобы заменить предыдущие 6- и 8-контактные разъемы питания для графических процессоров. Основная цель заключалась в том, чтобы удовлетворить растущие требования к мощности высокопроизводительных графических процессоров. Он был заменен незначительной версией под названием 12V-2x6, в которой был изменен разъем, чтобы гарантировать, что сенсорные контакты вступают в контакт только в том случае, если контакты питания установлены правильно.
Оригинальный разъем был официально принят как часть PCI Express 5.x [35] , а обновленная конструкция разъема 12V-2x6 была принята позже. [36]
Мини-карта PCI Express (также известная как Mini PCI Express , Mini PCIe , Mini PCI-E , mPCIe и PEM ), основанная на PCI Express, является заменой форм-фактора Mini PCI . Он разработан PCI-SIG . Хост-устройство поддерживает подключение как PCI Express, так и USB 2.0, и каждая карта может использовать любой из стандартов. Большинство портативных компьютеров, выпущенных после 2005 года, используют PCI Express для карт расширения; однако с 2015 года [update]многие поставщики переходят на использование для этой цели более нового форм-фактора M.2 .
Из-за разных размеров мини-карты PCI Express физически несовместимы со стандартными полноразмерными слотами PCI Express; однако существуют пассивные адаптеры, позволяющие использовать их в полноразмерных слотах. [37]
Размеры мини-карт PCI Express составляют 30 мм × 50,95 мм (ширина × длина) для полной мини-карты. Имеется 52-контактный торцевой разъем , состоящий из двух рядов, расположенных в шахматном порядке с шагом 0,8 мм. Каждый ряд имеет восемь контактов, зазор равен четырем контактам, а затем еще 18 контактов. Платы имеют толщину 1,0 мм без учета компонентов. Также указывается «Половина мини-карты» (иногда сокращенно HMC), имеющая примерно половину физической длины - 26,8 мм.
Краевые разъемы PCI Express Mini Card обеспечивают множество соединений и шин:
Несмотря на использование форм-фактора Mini PCI Express, слот mSATA не обязательно электрически совместим с Mini PCI Express. По этой причине только некоторые ноутбуки совместимы с дисками mSATA. Большинство совместимых систем основаны на процессорной архитектуре Intel Sandy Bridge и платформе Huron River. Ноутбуки, такие как серии Lenovo ThinkPad T, W и X, выпущенные в марте – апреле 2011 года, поддерживают карту SSD mSATA в слоте для карты WWAN . ThinkPad Edge E220s/E420s и Lenovo IdeaPad Y460/Y560/Y570/Y580 также поддерживают mSATA. [38] Напротив, L-серия, среди прочих, может поддерживать только карты M.2, использующие стандарт PCIe в слоте WWAN.
Некоторые ноутбуки (особенно Asus Eee PC , Apple MacBook Air и Dell mini9 и mini10) используют вариант карты PCI Express Mini Card в качестве SSD . В этом варианте используются зарезервированные и несколько незарезервированных контактов для реализации сквозного соединения интерфейсов SATA и IDE, оставляя нетронутыми только USB, линии заземления, а иногда и основную шину PCIe x1. [39] Это делает флеш-накопители и твердотельные накопители miniPCIe, продаваемые для нетбуков, в значительной степени несовместимыми с настоящими реализациями PCI Express Mini.
Кроме того, типичный твердотельный накопитель Asus miniPCIe имеет длину 71 мм, поэтому модель Dell длиной 51 мм часто (ошибочно) называют половинной длиной. В 2009 году был анонсирован настоящий твердотельный накопитель Mini PCIe диаметром 51 мм с двумя слоями печатной платы, обеспечивающими большую емкость хранилища. Анонсированный дизайн сохраняет интерфейс PCIe, что делает его совместимым со стандартным слотом mini PCIe. Ни один работающий продукт еще не разработан.
У Intel есть множество плат для настольных ПК со слотом для мини-карт PCIe x1, которые обычно не поддерживают твердотельные накопители mSATA. Список системных плат для настольных ПК, которые изначально поддерживают mSATA в слоте мини-карты PCIe x1 (обычно мультиплексированном с портом SATA), представлен на сайте поддержки Intel. [40]
M.2 заменяет стандарт mSATA и Mini PCIe. [41] Интерфейсы компьютерной шины, предоставляемые через разъем M.2, включают PCI Express 3.0 (до четырех линий), Serial ATA 3.0 и USB 3.0 (один логический порт для каждого из последних двух). Производитель хоста или устройства M.2 должен выбирать, какие интерфейсы поддерживать, в зависимости от желаемого уровня поддержки хоста и типа устройства.
Спецификации внешнего кабеля PCI Express (также известного как внешний PCI Express , кабельный PCI Express или ePCIe ) были выпущены PCI-SIG в феврале 2007 года .
Стандартные кабели и разъемы определены для ширины канала x1, x4, x8 и x16 со скоростью передачи данных 250 МБ/с на полосу. PCI-SIG также ожидает, что эта норма будет развиваться и достигнет 500 МБ/с, как в PCI Express 2.0. Примером использования Cabled PCI Express является металлический корпус, содержащий несколько слотов PCIe и схему адаптера PCIe-ePCIe. Создание этого устройства было бы невозможно, если бы не спецификация ePCIe.
OCuLink (расшифровывается как «оптически-медная связь», поскольку Cu является химическим символом меди ) представляет собой расширение «кабельной версии PCI Express», разработанное для конкуренции с Thunderbolt 3. Версия OCuLink 1.0, выпущенная в октябре 2015 года, поддерживает до 4 линий PCIe 3.0 (8 ГТ/с (гигапередач в секунду), 3,9 ГБ/с) по медному кабелю; в будущем может появиться оптоволоконная версия .
Самая последняя версия OCuLink, OCuLink-2, поддерживает скорость до 16 ГБ/с (PCIe 4.0 x8) [44] , тогда как максимальная пропускная способность кабеля USB 4 составляет 10 ГБ/с.
Хотя изначально OCuLink предназначался для использования в ноутбуках для подключения мощных внешних графических процессоров, популярность OCuLink заключается в первую очередь в его использовании для соединений PCIe на серверах, что является более распространенным приложением. [45]
Многие другие форм-факторы используют или могут использовать PCIe. К ним относятся:
Разъем слота PCIe также может поддерживать протоколы, отличные от PCIe. Некоторые наборы микросхем Intel серии 9xx поддерживают Serial Digital Video Out — запатентованную технологию, которая использует слот для передачи видеосигналов от встроенной графики центрального процессора вместо PCIe с использованием поддерживаемой надстройки.
Протокол уровня транзакций PCIe также можно использовать через некоторые другие межсоединения, которые электрически не являются PCIe:
На ранней стадии разработки PCIe первоначально назывался HSI (от High Speed Interconnect ), а затем было изменено название на 3GIO (от 3-го поколения ввода-вывода ), прежде чем окончательно остановиться на названии PCI-SIG PCI Express . Техническая рабочая группа под названием Arapaho Work Group (AWG) разработала стандарт. В первоначальных проектах AWG состояла только из инженеров Intel; впоследствии AWG расширилась и включила в себя отраслевых партнеров.
С тех пор PCIe претерпел несколько крупных и мелких изменений, улучшающих производительность и другие функции.
В 2003 году PCI-SIG представила PCIe 1.0a со скоростью передачи данных на полосу 250 МБ/с и скоростью передачи 2,5 гигапередач в секунду (ГТ/с).
Скорость передачи выражается в передачах в секунду, а не в битах в секунду, поскольку количество передач включает служебные биты, которые не обеспечивают дополнительную пропускную способность; [51] PCIe 1.x использует схему кодирования 8b/10b , что приводит к 20% (= 2/10) накладным расходам на необработанную полосу пропускания канала. [52] Таким образом, в терминологии PCIe скорость передачи относится к скорости кодированного бита: 2,5 ГТ/с — это 2,5 Гбит/с в кодированном последовательном канале. Это соответствует 2,0 Гбит/с предварительно закодированных данных или 250 МБ/с, что в PCIe называется пропускной способностью.
В 2005 году PCI-SIG [53] представила PCIe 1.1. Эта обновленная спецификация включает уточнения и несколько улучшений, но полностью совместима с PCI Express 1.0a. Никаких изменений в скорости передачи данных не произошло.
PCI-SIG объявила о доступности спецификации PCI Express Base 2.0 15 января 2007 года. [54] Стандарт PCIe 2.0 удваивает скорость передачи данных по сравнению с PCIe 1.0 до 5 ГТ/с, а пропускная способность на полосу возрастает с 250 МБ/с. до 500 МБ/с. Следовательно, 16-канальный разъем PCIe (x16) может поддерживать совокупную пропускную способность до 8 ГБ/с.
Слоты материнской платы PCIe 2.0 полностью обратно совместимы с картами PCIe v1.x. Карты PCIe 2.0 также обычно обратно совместимы с материнскими платами PCIe 1.x, используя доступную полосу пропускания PCI Express 1.1. В целом, видеокарты или материнские платы, предназначенные для версии 2.0, работают, а другая версия — 1.1 или 1.0a.
В PCI-SIG также заявили, что PCIe 2.0 содержит улучшения протокола передачи данных «точка-точка» и его программной архитектуры. [55]
Первым набором микросхем Intel с поддержкой PCIe 2.0 был X38 , и с 21 октября 2007 года начали поставляться платы от различных производителей ( Abit , Asus , Gigabyte ) . [56] AMD начала поддерживать PCIe 2.0 со своей серией чипсетов AMD 700 , а nVidia начала с МСР72 . [57] Все предыдущие наборы микросхем Intel, включая набор микросхем Intel P35 , поддерживали PCIe 1.1 или 1.0a. [58]
Как и 1.x, PCIe 2.0 использует схему кодирования 8b/10b , поэтому обеспечивает максимальную эффективную скорость передачи данных на каждую полосу 4 Гбит/с. скорость передачи данных от скорости необработанных данных 5 ГТ/с.
PCI Express 2.1 (со спецификацией от 4 марта 2009 г.) поддерживает большую часть систем управления, поддержки и устранения неполадок, которые планируется полностью реализовать в PCI Express 3.0. Однако скорость такая же, как у PCI Express 2.0. Увеличение мощности слота нарушает обратную совместимость между картами PCI Express 2.1 и некоторыми старыми материнскими платами с 1.0/1.0a, но большинство материнских плат с разъемами PCI Express 1.1 поставляются производителями с обновлением BIOS через утилиты для поддержки обратной совместимости карт. с PCIe 2.1.
Версия 3.0 базовой спецификации PCI Express 3.0 была доступна в ноябре 2010 года после нескольких задержек. В августе 2007 года PCI-SIG объявила, что PCI Express 3.0 будет обеспечивать скорость передачи данных 8 гигапередач в секунду (ГТ/с) и что он будет обратно совместим с существующими реализациями PCI Express. Тогда же было также объявлено, что окончательная спецификация PCI Express 3.0 будет отложена до второго квартала 2010 года. [59] Новые функции спецификации PCI Express 3.0 включали ряд оптимизаций для улучшения передачи сигналов и целостности данных, включая передатчик и приемник. эквализация, улучшения системы ФАПЧ , восстановление данных тактовой частоты и улучшения каналов поддерживаемых в настоящее время топологий. [60]
После шестимесячного технического анализа возможности масштабирования пропускной способности межсоединений PCI Express анализ PCI-SIG показал, что скорость 8 гигапередач в секунду может быть произведена с использованием основной кремниевой технологии и развернута с использованием существующих недорогих материалов и инфраструктуры, сохраняя при этом полная совместимость (с незначительным влиянием) со стеком протоколов PCI Express.
PCI Express 3.0 обновил схему кодирования до 128b/130b по сравнению с предыдущей кодировкой 8b/10b , уменьшив нагрузку на полосу пропускания с 20% PCI Express 2.0 примерно до 1,54% (= 2/130). Скорость передачи данных PCI Express 3.0 8 ГТ/с эффективно обеспечивает скорость 985 МБ/с на полосу, что почти вдвое увеличивает пропускную способность линии по сравнению с PCI Express 2.0. [50]
18 ноября 2010 года Специальная группа по интересам PCI официально опубликовала для своих членов окончательную спецификацию PCI Express 3.0 для создания устройств на основе этой новой версии PCI Express. [61]
В сентябре 2013 года было объявлено о выпуске спецификации PCI Express 3.1 в конце 2013 или начале 2014 года, объединяющей различные улучшения опубликованной спецификации PCI Express 3.0 в трех областях: управление питанием, производительность и функциональность. [48] [62] Он был выпущен в ноябре 2014 года. [63]
29 ноября 2011 года PCI-SIG предварительно анонсировала PCI Express 4.0, [64] обеспечивающую скорость передачи данных 16 ГТ/с, что удваивает пропускную способность, обеспечиваемую PCI Express 3.0, до 31,5 ГБ/с в каждом направлении для 16-канальной конфигурации, в то время как поддержание обратной и прямой совместимости как в поддержке программного обеспечения, так и в используемом механическом интерфейсе. [65] В спецификациях PCI Express 4.0 также присутствует OCuLink-2, альтернатива Thunderbolt . OCuLink версии 2 имеет скорость до 16 ГТ/с ( всего 16 ГБ/с для линий x8), [44] в то время как максимальная пропускная способность канала Thunderbolt 3 составляет 5 ГБ/с.
В июне 2016 года Cadence, PLDA и Synopsys продемонстрировали физический уровень PCIe 4.0, контроллер, коммутатор и другие IP-блоки на ежегодной конференции разработчиков PCI SIG. [66]
Mellanox Technologies анонсировала первый сетевой адаптер 100 Гбит/с с PCIe 4.0 15 июня 2016 года [67] и первый сетевой адаптер 200 Гбит/с с PCIe 4.0 10 ноября 2016 года. [68]
В августе 2016 года Synopsys представила на форуме Intel Developer Forum тестовую установку с FPGA, синхронизирующую скорость PCIe 4.0 . Их интеллектуальная собственность была передана по лицензии нескольким фирмам, планирующим представить свои чипы и продукты в конце 2016 года. [69]
На симпозиуме IEEE Hot Chips в августе 2016 года IBM анонсировала первый процессор с поддержкой PCIe 4.0 — POWER9 . [70] [71]
PCI-SIG официально объявила о выпуске окончательной спецификации PCI Express 4.0 8 июня 2017 года. [72] Спецификация включает улучшения в гибкости, масштабируемости и снижении энергопотребления.
5 декабря 2017 года IBM анонсировала первую систему со слотами PCIe 4.0 — Power AC922. [73] [74]
NETINT Technologies представила первый твердотельный накопитель NVMe на базе PCIe 4.0 17 июля 2018 г., накануне саммита Flash Memory Summit 2018 [75]
9 января 2019 года компания AMD объявила, что ее будущие процессоры на базе Zen 2 и чипсет X570 будут поддерживать PCIe 4.0. [76] AMD надеялась обеспечить частичную поддержку старых чипсетов, но нестабильность, вызванная следами материнской платы, не соответствующей спецификациям PCIe 4.0, сделала это невозможным. [77] [78]
Intel выпустила свои первые мобильные процессоры с поддержкой PCI Express 4.0 в середине 2020 года как часть микроархитектуры Tiger Lake . [79]
В июне 2017 года PCI-SIG анонсировала предварительную спецификацию PCI Express 5.0. [72] Ожидалось, что пропускная способность увеличится до 32 ГТ/с, что составит 63 ГБ/с в каждом направлении в 16-полосной конфигурации. Ожидается, что проект спецификации будет стандартизирован в 2019 году. Первоначально скорость 25,0 ГТ/с также рассматривалась с точки зрения технической осуществимости .
7 июня 2017 года на PCI-SIG DevCon компания Synopsys зафиксировала первую демонстрацию PCI Express 5.0 со скоростью 32 ГТ/с. [80]
31 мая 2018 года в тот же день PLDA объявила о доступности своего IP-контроллера XpressRICH5 PCIe 5.0 на основе проекта 0.7 спецификации PCIe 5.0. [81] [82]
10 декабря 2018 года PCI SIG выпустила для своих членов версию 0.9 спецификации PCIe 5.0 [83] , а 17 января 2019 года PCI SIG объявила, что версия 0.9 ратифицирована, а выпуск версии 1.0 запланирован на первый квартал 2019 года. 2019. [84]
29 мая 2019 года PCI-SIG официально объявила о выпуске окончательной спецификации PCI Express 5.0. [85]
20 ноября 2019 года компания Jiangsu Huacun представила первый контроллер PCIe 5.0 HC9001, изготовленный по 12-нм техпроцессу. [86] Производство началось в 2020 году.
17 августа 2020 года IBM анонсировала процессор Power10 с PCIe 5.0 и до 32 линий на однокристальный модуль (SCM) и до 64 линий на двухкристальный модуль (DCM). [87]
9 сентября 2021 года IBM анонсировала сервер Power E1080 Enterprise, выход которого запланирован на 17 сентября. [88] Он может иметь до 16 модулей Power10 SCM с максимум 32 слотами на систему, которые могут работать как PCIe 5.0 x8 или PCIe 4.0 x16. [89] В качестве альтернативы их можно использовать в качестве слотов PCIe 5.0 x16 для дополнительных адаптеров оптических преобразователей CXP, подключаемых к внешним блокам расширения PCIe.
27 октября 2021 года Intel анонсировала семейство процессоров Intel Core 12-го поколения, первые в мире потребительские процессоры x86-64 с возможностью подключения PCIe 5.0 (до 16 линий). [90]
22 марта 2022 года Nvidia анонсировала графический процессор Nvidia Hopper GH100, первый в мире графический процессор PCIe 5.0. [91]
23 мая 2022 года AMD анонсировала свою архитектуру Zen 4 с поддержкой до 24 линий подключения PCIe 5.0 на потребительских платформах и 128 линий на серверных платформах. [92] [93]
18 июня 2019 года PCI-SIG объявила о разработке спецификации PCI Express 6.0. Ожидается, что пропускная способность увеличится до 64 ГТ/с, что составит 128 ГБ/с в каждом направлении в 16-полосной конфигурации, с целевой датой выпуска в 2021 году. [94] Новый стандарт использует 4-уровневую импульсно-амплитудную модуляцию (PAM). -4) с прямой коррекцией ошибок (FEC) с малой задержкой вместо модуляции без возврата к нулю (NRZ). [95] В отличие от предыдущих версий PCI Express, прямая коррекция ошибок используется для повышения целостности данных, а PAM-4 используется в качестве линейного кода, так что за одну передачу передаются два бита. При скорости передачи данных 64 ГТ/с (скорость передачи исходных данных) в конфигурации x16 возможна скорость до 121 ГБ/с в каждом направлении. [94]
24 февраля 2020 года была выпущена спецификация PCI Express 6.0 версии 0.5 («первый проект» с определением всех архитектурных аспектов и требований). [96]
5 ноября 2020 года была выпущена спецификация PCI Express 6.0 версии 0.7 («полный проект» с электрическими характеристиками, проверенными с помощью тестовых чипов). [97]
6 октября 2021 года была выпущена спецификация PCI Express 6.0 версии 0.9 («окончательный проект»). [98]
11 января 2022 года PCI-SIG официально объявила о выпуске окончательной спецификации PCI Express 6.0. [99]
Кодирование PAM-4 приводит к значительно более высокому коэффициенту битовых ошибок (BER) — 10–6 ( по сравнению с 10–12 ранее ), поэтому вместо кодирования 128b/130b используется трехстороннее чересстрочное прямое исправление ошибок (FEC). в дополнение к циклическому избыточному коду (CRC). Блок фиксированного 256-байтового блока управления потоком (FLIT) содержит 242 байта данных, которые включают в себя пакеты уровня транзакций переменного размера (TLP) и полезную нагрузку канального уровня (DLLP); оставшиеся 14 байт зарезервированы для 8-байтовой CRC и 6-байтовой FEC. [100] [101] Трехсторонний код Грея используется в режиме PAM-4/FLIT для снижения частоты ошибок; интерфейс не переключается на кодировку NRZ и 128/130b даже при переобучении на более низкие скорости передачи данных. [102] [103]
21 июня 2022 года PCI-SIG объявила о разработке спецификации PCI Express 7.0. [104] Он будет обеспечивать скорость передачи данных 128 ГТ/с и до 242 ГБ/с в каждом направлении в конфигурации x16, используя ту же сигнализацию PAM4 , что и версия 6.0. Удвоение скорости передачи данных будет достигнуто за счет точной настройки параметров канала для уменьшения потерь сигнала и повышения энергоэффективности, однако целостность сигнала, как ожидается, станет проблемой. Ожидается, что спецификация будет завершена в 2025 году.
Некоторые поставщики предлагают продукты PCIe по оптоволокну, [105] [106] [107] с активными оптическими кабелями (AOC) для переключения PCIe на увеличенном расстоянии в ящиках расширения PCIe, [108] [89] или в особых случаях, когда требуется прозрачное мостовое соединение PCIe. предпочтительнее использовать более распространенный стандарт (например, InfiniBand или Ethernet ), для поддержки которого может потребоваться дополнительное программное обеспечение.
Thunderbolt был разработан совместно Intel и Apple как высокоскоростной интерфейс общего назначения, сочетающий логический канал PCIe с DisplayPort , и изначально задумывался как полностью оптоволоконный интерфейс, но из-за ранних трудностей в создании удобного для потребителя оптоволоконного соединения почти все реализации являются медными системами. Заметное исключение — Sony VAIO Z VPC-Z2 — использует нестандартный порт USB с оптическим компонентом для подключения к внешнему адаптеру дисплея PCIe. Apple была основной движущей силой внедрения Thunderbolt в 2011 году, хотя несколько других поставщиков [109] анонсировали новые продукты и системы с поддержкой Thunderbolt. Thunderbolt 3 составляет основу стандарта USB4 .
Спецификация Mobile PCIe (сокращенно M-PCIe ) позволяет архитектуре PCI Express работать с технологией физического уровня M-PHY альянса MIPI . Опираясь на уже широко распространенное распространение M-PHY и его конструкцию с низким энергопотреблением, Mobile PCIe позволяет мобильным устройствам использовать PCI Express. [110]
В спецификации PCI-SIG есть 5 основных выпусков/контрольных точек: [111]
Исторически сложилось так, что самые ранние пользователи новой спецификации PCIe обычно начинают разработку с черновика 0.5, поскольку они могут уверенно строить логику своего приложения на основе нового определения полосы пропускания и часто даже начинать разработку любых новых функций протокола. Однако на этапе проекта 0.5 все еще существует высокая вероятность изменений в фактической реализации уровня протокола PCIe, поэтому разработчики, ответственные за внутреннюю разработку этих блоков, могут с большей нерешительностью начинать работу, чем те, кто использует интерфейс IP из внешних источников.
Канал PCIe построен на основе выделенных однонаправленных пар последовательных (1-битных) соединений «точка-точка», известных как полосы . Это резко контрастирует с более ранним соединением PCI, которое представляет собой систему на основе шины, в которой все устройства используют одну и ту же двунаправленную 32-битную или 64-битную параллельную шину.
PCI Express — это многоуровневый протокол , состоящий из уровня транзакций , уровня канала передачи данных и физического уровня . Уровень канала передачи данных подразделяется на подуровень управления доступом к среде передачи данных (MAC). Физический уровень подразделяется на логический и электрический подуровни. Физический логический подуровень содержит физический подуровень кодирования (PCS). Эти термины заимствованы из модели сетевого протокола IEEE 802 .
Спецификация физического уровня PCIe ( PHY , PCIEPHY , PCI Express PHY или PCIe PHY ) разделена на два подуровня, соответствующих электрическим и логическим спецификациям. Логический подуровень иногда подразделяется на подуровень MAC и PCS, хотя формально это разделение не является частью спецификации PCIe. Опубликованная Intel спецификация PHY Interface for PCI Express (PIPE) [113] определяет функциональное разделение MAC/PCS и интерфейс между этими двумя подуровнями. Спецификация PIPE также определяет уровень подключения физического носителя (PMA), который включает в себя сериализатор/десериализатор (SerDes) и другие аналоговые схемы; однако, поскольку реализации SerDes сильно различаются у разных поставщиков ASIC , PIPE не определяет интерфейс между PCS и PMA.
На электрическом уровне каждая полоса состоит из двух однонаправленных дифференциальных пар , работающих на скоростях 2,5, 5, 8, 16 или 32 Гбит /с, в зависимости от оговоренных возможностей. Передача и прием представляют собой отдельные дифференциальные пары, всего четыре провода передачи данных на полосу.
Соединение между любыми двумя устройствами PCIe называется каналом и состоит из одной или нескольких линий . Все устройства должны как минимум поддерживать однополосное соединение (x1). Устройства могут дополнительно поддерживать более широкие каналы, состоящие из до 32 полос. [114] [115] Это обеспечивает очень хорошую совместимость двумя способами:
В обоих случаях PCIe согласовывает максимальное количество взаимно поддерживаемых линий. Многие видеокарты, материнские платы и версии BIOS проверены на поддержку подключения x1, x4, x8 и x16 в одном и том же соединении.
Ширина разъема PCIe составляет 8,8 мм, высота — 11,25 мм, длина варьируется. Неподвижная часть разъема имеет длину 11,65 мм и содержит два ряда по 11 контактов в каждом (всего 22 контакта), а длина другой секции варьируется в зависимости от количества дорожек. Контакты расположены с интервалом 1 мм, а толщина карты, входящей в разъем, составляет 1,6 мм. [116] [117]
PCIe отправляет все управляющие сообщения, включая прерывания, по тем же каналам, которые используются для передачи данных. Последовательный протокол никогда не может быть заблокирован, поэтому задержка по-прежнему сравнима с обычным PCI, у которого есть выделенные линии прерываний. Если принять во внимание проблему совместного использования IRQ прерываний на основе выводов и тот факт, что прерывания, сигнализируемые сообщениями (MSI), могут обходить APIC ввода-вывода и доставляться непосредственно в ЦП, производительность MSI оказывается существенно лучше. [118]
Данные, передаваемые по многоканальным каналам, чередуются, то есть каждый последующий байт передается по последовательным каналам. Спецификация PCIe называет такое чередование чередованием данных . Хотя для синхронизации (или устранения искажения ) входящих чередующихся данных требуется значительная аппаратная сложность, чередование может значительно снизить задержку n -го байта в канале. Хотя полосы не синхронизированы строго, существует ограничение на рассогласование между полосами , составляющее 20/8/6 нс для 2,5/5/8 ГТ/с, поэтому аппаратные буферы могут повторно выровнять чередующиеся данные. [119] Из-за требований к дополнению чередование не обязательно может уменьшить задержку небольших пакетов данных в канале.
Как и в других протоколах последовательной передачи данных с высокой скоростью, тактовый сигнал встроен в сигнал. На физическом уровне PCI Express 2.0 использует схему кодирования 8b/10b [50] (линейный код), чтобы гарантировать, что строки последовательных одинаковых цифр (нулей или единиц) ограничены по длине. Это кодирование использовалось для того, чтобы приемник не потерял отслеживание того, где находятся края битов. В этой схеме кодирования каждые восемь (некодированных) битов полезной нагрузки заменяются 10 (закодированными) битами передаваемых данных, что приводит к увеличению служебной нагрузки на 20% в электрической полосе пропускания. Чтобы улучшить доступную пропускную способность, PCI Express версии 3.0 вместо этого использует кодировку 128b/130b (накладные расходы 1,54%). Кодирование строк ограничивает длину строк одинаковых цифр в потоках данных и обеспечивает синхронизацию приемника с передатчиком посредством восстановления тактовой частоты .
Желаемый баланс (и, следовательно, спектральная плотность ) битов 0 и 1 в потоке данных достигается путем выполнения операции XOR известного двоичного полинома в качестве « скремблера » к потоку данных в топологии с обратной связью. Поскольку полином скремблирования известен, данные можно восстановить, применив XOR второй раз. Как этапы скремблирования, так и дескремблирования выполняются аппаратно.
Уровень канала передачи данных выполняет три жизненно важные функции для канала PCIe:
На стороне передачи уровень канала передачи данных генерирует увеличивающийся порядковый номер для каждого исходящего TLP. Он служит уникальным идентификационным тегом для каждого передаваемого TLP и вставляется в заголовок исходящего TLP. 32-битный циклический избыточный код проверки (известный в этом контексте как Link CRC или LCRC) также добавляется в конец каждого исходящего TLP.
На стороне приема LCRC и порядковый номер полученного TLP проверяются на канальном уровне. Если проверка LCRC не удалась (что указывает на ошибку данных) или порядковый номер выходит за пределы диапазона (не является последовательным от последнего допустимого полученного TLP), то плохой TLP, а также любые TLP, полученные после плохого TLP, считаются недействительными и отбрасываются. Получатель отправляет сообщение отрицательного подтверждения (NAK) с порядковым номером недействительного TLP, запрашивая повторную передачу всех TLP вперед с этим порядковым номером. Если полученный TLP проходит проверку LCRC и имеет правильный порядковый номер, он считается действительным. Получатель канала увеличивает порядковый номер (который отслеживает последний полученный хороший TLP) и пересылает действительный TLP на уровень транзакции получателя. Сообщение ACK отправляется на удаленный передатчик, указывая, что TLP был успешно получен (и, как следствие, все TLP с прошлыми порядковыми номерами).
Если передатчик получает сообщение NAK или подтверждение (NAK или ACK) не получено до истечения периода ожидания, передатчик должен повторно передать все TLP, у которых отсутствует положительное подтверждение (ACK). За исключением постоянной неисправности устройства или среды передачи, канальный уровень обеспечивает надежное соединение с уровнем транзакций, поскольку протокол передачи обеспечивает доставку TLP по ненадежной среде.
Помимо отправки и получения TLP, генерируемых уровнем транзакций, уровень канала передачи данных также генерирует и потребляет пакеты уровня канала передачи данных (DLLP). Сигналы ACK и NAK передаются через DLLP, как и некоторые сообщения управления питанием и кредитная информация управления потоком (от имени уровня транзакций).
На практике количество находящихся в процессе передачи неподтвержденных TLP на канале ограничено двумя факторами: размером буфера воспроизведения передатчика (который должен хранить копии всех переданных TLP до тех пор, пока удаленный получатель не подтвердит их) и управлением потоком данных. кредиты, выданные получателем передатчику. PCI Express требует, чтобы все получатели выдавали минимальное количество кредитов, чтобы гарантировать, что канал позволяет отправлять TLP PCIConfig и TLP сообщений.
PCI Express реализует разделенные транзакции (транзакции с запросом и ответом, разделенными по времени), позволяя каналу передавать другой трафик, пока целевое устройство собирает данные для ответа.
PCI Express использует управление потоками на основе кредитов. В этой схеме устройство объявляет начальную сумму кредита для каждого полученного буфера на своем уровне транзакции. Устройство на противоположном конце ссылки при отправке транзакций на это устройство подсчитывает количество кредитов, которые каждый TLP потребляет со своего счета. Отправляющее устройство может передавать TLP только в том случае, если при этом количество использованных кредитов не превышает его кредитный лимит. Когда принимающее устройство завершает обработку TLP из своего буфера, оно сигнализирует о возврате кредитов отправляющему устройству, что увеличивает кредитный лимит на восстановленную сумму. Счетчики кредитов являются модульными счетчиками, и сравнение потребленных кредитов с кредитным лимитом требует модульной арифметики . Преимущество этой схемы (по сравнению с другими методами, такими как состояния ожидания или протоколы передачи на основе квитирования) заключается в том, что задержка возврата кредита не влияет на производительность при условии, что кредитный лимит не достигнут. Это предположение обычно выполняется, если каждое устройство спроектировано с адекватным размером буфера.
Часто указывается, что PCIe 1.x поддерживает скорость передачи данных 250 МБ/с в каждом направлении на полосу. Эта цифра представляет собой расчет физической скорости передачи сигналов (2,5 гигабод ), разделенной на издержки кодирования (10 бит на байт). Это означает, что карта PCIe с шестнадцатью полосами (x16) теоретически будет способна обеспечивать скорость 16x250 МБ/с = 4 ГБ/с в каждом направлении. Хотя это верно с точки зрения байтов данных, более значимые вычисления основаны на полезной скорости полезной нагрузки данных, которая зависит от профиля трафика, который является функцией приложения высокого уровня (программного обеспечения) и промежуточных уровней протокола.
Как и другие системы последовательного соединения с высокой скоростью передачи данных, PCIe имеет накладные расходы на протокол и обработку из-за дополнительной устойчивости передачи (CRC и подтверждения). Длительная непрерывная однонаправленная передача (например, типичная для высокопроизводительных контроллеров хранения) может достигать > 95 % скорости необработанных (линейных) данных PCIe. Эти передачи также получают наибольшую выгоду от увеличения количества полос (x2, x4 и т. д.). Но в более типичных приложениях (таких как контроллер USB или Ethernet ) профиль трафика характеризуется как короткие пакеты данных с частыми обязательными подтверждениями. [120] Этот тип трафика снижает эффективность канала из-за накладных расходов, связанных с анализом пакетов и принудительным прерыванием (либо в интерфейсе хоста устройства, либо в ЦП ПК). Будучи протоколом для устройств, подключенных к одной и той же печатной плате , он не требует такой же устойчивости к ошибкам передачи, как протокол для связи на большие расстояния, и, таким образом, эта потеря эффективности не характерна только для PCIe.
Что касается любых «сетевых» каналов связи, часть «необработанной» полосы пропускания потребляется из-за служебных данных протокола: [121]
Например, линия PCIe 1.x обеспечивает скорость передачи данных поверх физического уровня 250 МБ/с (симплекс). Это не пропускная способность полезной нагрузки, а пропускная способность физического уровня — линия PCIe должна передавать дополнительную информацию для полной функциональности. [121]
Тогда накладные расходы Gen2 составляют 20, 24 или 28 байт на транзакцию. [ нужны разъяснения ] [ нужна ссылка ]
Тогда издержки Gen3 составляют 22, 26 или 30 байт на транзакцию. [ нужны разъяснения ] [ нужна ссылка ]
Для полезной нагрузки размером 128 байт это 86%, а для полезной нагрузки размером 1024 байта — 98%. Для небольших операций доступа, таких как настройки регистра (4 байта), эффективность падает до 16%. [ нужна цитата ]
Максимальный размер полезной нагрузки (MPS) устанавливается на всех устройствах на основе наименьшего максимума на любом устройстве в цепочке. Если одно устройство имеет MPS 128 байт, все устройства дерева должны установить свой MPS равным 128 байт. В этом случае пиковая эффективность записи при записи составит 86%. [121] : 3
PCI Express работает в потребительских, серверных и промышленных приложениях в качестве межсоединения на уровне материнской платы (для подключения периферийных устройств, установленных на материнской плате), пассивного межсоединения объединительной платы и в качестве интерфейса карты расширения для плат расширения.
Практически во всех современных (по состоянию на 2012 год [update]) ПК, от потребительских ноутбуков и настольных компьютеров до корпоративных серверов данных, шина PCIe служит основным межсоединением на уровне материнской платы, соединяя процессор хост-системы как со встроенными периферийными устройствами (микросхемами поверхностного монтажа), так и с дополнительные периферийные устройства (карты расширения). В большинстве этих систем шина PCIe сосуществует с одной или несколькими устаревшими шинами PCI для обеспечения обратной совместимости с большим количеством устаревших периферийных устройств PCI.
С 2013 года [update]PCI Express заменил AGP в качестве интерфейса по умолчанию для видеокарт в новых системах. Практически все модели видеокарт , выпущенные с 2010 года компаниями AMD (ATI) и Nvidia, используют PCI Express. Nvidia использует высокоскоростную передачу данных PCIe для своей технологии Scalable Link Interface (SLI), которая позволяет нескольким видеокартам с одним и тем же набором микросхем и номером модели работать в тандеме, что повышает производительность. [ нужна цитация ] AMD также разработала систему с несколькими графическими процессорами на основе PCIe под названием CrossFire . [ нужна цитация ] AMD, Nvidia и Intel выпустили наборы микросхем для материнских плат, которые поддерживают до четырех слотов PCIe x16, что позволяет использовать конфигурации карт с тремя и четырьмя графическими процессорами.
Теоретически внешний PCIe может дать ноутбуку графическую мощность настольного компьютера, подключив ноутбук к любой настольной видеокарте PCIe (заключенной в собственный внешний корпус, с блоком питания и охлаждением); это возможно с помощью интерфейса ExpressCard или Thunderbolt . Интерфейс ExpressCard обеспечивает скорость передачи данных 5 Гбит/с (пропускная способность 0,5 ГБ/с), тогда как интерфейс Thunderbolt обеспечивает скорость передачи данных до 40 Гбит/с (пропускная способность 5 ГБ/с).
В 2006 году Nvidia разработала семейство графических процессоров Quadro Plex с внешним интерфейсом PCIe , которые можно использовать для продвинутых графических приложений на профессиональном рынке. [122] Этим видеокартам требуется слот PCI Express x8 или x16 для хост-карты, которая подключается к Plex через VHDCI , имеющий восемь линий PCIe. [123]
В 2008 году AMD анонсировала технологию ATI XGP , основанную на собственной кабельной системе, совместимой с передачей сигналов PCIe x8. [124] Этот разъем имеется на ноутбуках Fujitsu Amilo и Acer Ferrari One. Вскоре после этого Fujitsu выпустила корпус AMILO GraphicBooster для XGP. [125] Примерно в 2010 году Acer выпустила графическую док-станцию Dynavidid для XGP. [126]
В 2010 году были представлены внешние карточные концентраторы, которые можно подключать к ноутбуку или настольному компьютеру через слот PCI ExpressCard. Эти концентраторы могут принимать полноразмерные видеокарты. Примеры включают MSI GUS, [127] ViDock от Village Instrument, [128] Asus XG Station , адаптер Bplus PE4H V3.2, [129] а также другие импровизированные устройства, сделанные своими руками. [130] Однако такие решения ограничены размером (часто только x1) и версией доступного слота PCIe на ноутбуке.
Интерфейс Intel Thunderbolt предоставил новую возможность внешнего подключения карты PCIe. Компания Magma выпустила ExpressBox 3T, в который можно установить до трех карт PCIe (две x8 и одну x4). [131] MSI также выпустила Thunderbolt GUS II, шасси PCIe, предназначенное для видеокарт. [132] Другие продукты, такие как Sonnet Echo Express [133] и mLogic mLink, представляют собой шасси Thunderbolt PCIe в меньшем форм-факторе. [134]
В 2017 году были представлены более полнофункциональные внешние концентраторы карт, такие как Razer Core с полноразмерным интерфейсом PCIe x16. [135]
Протокол PCI Express можно использовать в качестве интерфейса данных для устройств флэш-памяти , таких как карты памяти и твердотельные накопители (SSD).
Карта XQD — это формат карты памяти, использующий PCI Express, разработанный ассоциацией CompactFlash, со скоростью передачи данных до 1 ГБ/с. [136]
Многие высокопроизводительные твердотельные накопители корпоративного класса разработаны как карты RAID-контроллера PCI Express . [ нужна ссылка ] До того, как NVMe был стандартизирован, многие из этих карт использовали собственные интерфейсы и специальные драйверы для связи с операционной системой; у них была гораздо более высокая скорость передачи данных (более 1 ГБ/с) и IOPS (более миллиона операций ввода-вывода в секунду) по сравнению с дисками Serial ATA или SAS . [ количественная оценка ] [137] [138] Например, в 2011 году OCZ и Marvell совместно разработали собственный контроллер твердотельного накопителя PCI Express для слота PCI Express 3.0 x16 с максимальной емкостью 12 ТБ и производительностью до 7,2 ГБ/ s последовательная передача и до 2,52 миллиона операций ввода-вывода в секунду при случайной передаче. [139] [ актуально? ]
SATA Express представлял собой интерфейс для подключения твердотельных накопителей через порты, совместимые с SATA, опционально предоставляя несколько линий PCI Express в качестве чистого подключения PCI Express к подключенному устройству хранения данных. [140] M.2 — это спецификация для внутренних компьютерных плат расширения и связанных с ними разъемов, в которой также используется несколько линий PCI Express. [141]
Устройства хранения данных PCI Express могут реализовывать как логический интерфейс AHCI для обратной совместимости, так и логический интерфейс NVM Express для гораздо более быстрых операций ввода-вывода, обеспечиваемых за счет использования внутреннего параллелизма, предлагаемого такими устройствами. Твердотельные накопители корпоративного класса также могут реализовывать SCSI поверх PCI Express . [142]
Некоторые приложения центров обработки данных (например, большие компьютерные кластеры ) требуют использования оптоволоконных соединений из-за ограничений расстояния, присущих медным кабелям. Обычно для этих приложений достаточно сетевого стандарта, такого как Ethernet или Fibre Channel , но в некоторых случаях накладные расходы, вносимые маршрутизируемыми протоколами, нежелательны и требуется соединение более низкого уровня, такое как InfiniBand , RapidIO или NUMAlink . Для этой цели в принципе можно использовать стандарты локальной шины, такие как PCIe и HyperTransport , [143] , но по состоянию на 2015 год [update]решения доступны только от нишевых поставщиков, таких как Dolphin ICS и TTTech Auto.
Другие стандарты связи, основанные на последовательных архитектурах с высокой пропускной способностью, включают InfiniBand , RapidIO , HyperTransport , Intel QuickPath Interconnect , Mobile Industry Processor Interface (MIPI) и NVLink . Различия основаны на компромиссе между гибкостью и расширяемостью и задержкой и накладными расходами. Например, обеспечение возможности горячего подключения системы, как в случае с Infiniband, но не с PCI Express, требует, чтобы программное обеспечение отслеживало изменения топологии сети. [ нужна цитата ]
Другой пример — сделать пакеты короче, чтобы уменьшить задержку (что требуется, если шина должна работать как интерфейс памяти). Пакеты меньшего размера означают, что заголовки пакетов занимают более высокий процент пакета, что снижает эффективную пропускную способность. Примерами шинных протоколов, разработанных для этой цели, являются RapidIO и HyperTransport. [ нужна цитата ]
PCI Express находится где-то посередине и задуман как системное соединение ( локальная шина ), а не как соединение устройств или маршрутизируемый сетевой протокол. Кроме того, цель разработки — прозрачность программного обеспечения — ограничивает протокол и несколько увеличивает его задержку. [ нужна цитата ]
Задержки с внедрением PCIe 4.0 привели к тому, что к концу 2016 года было объявлено о создании консорциума Gen-Z , проекта CCIX и открытого интерфейса процессора Coherent Accelerator (CAPI) . [144]
11 марта 2019 года Intel представила Compute Express Link (CXL) — новую межсетевую шину, основанную на инфраструктуре физического уровня PCI Express 5.0. Первоначальными инициаторами спецификации CXL были: Alibaba , Cisco , Dell EMC , Facebook , Google , HPE , Huawei , Intel и Microsoft . [145]
В списке интеграторов PCI-SIG перечислены продукты, произведенные компаниями-членами PCI-SIG, которые прошли тестирование на соответствие. В список входят коммутаторы, мосты, сетевые карты, твердотельные накопители и т. д. [146]
{{cite web}}: CS1 maint: numeric names: authors list (link)Этот ECN определяет кодировки типов разъемов для нового разъема 12 В-2x6.
Этот разъем, определенный в CEM 5.1, заменяет разъем 12VHPWR.
СМИ, связанные с PCIe, на Викискладе?