Логическое усилие

Метод логических усилий , термин, введенный Иваном Сазерлендом и Бобом Спроуллом в 1991 году, представляет собой простую технику, используемую для оценки задержки в схеме КМОП . При правильном использовании он может помочь в выборе вентилей для заданной функции (включая количество необходимых каскадов) и определении размеров вентилей для достижения минимально возможной задержки для схемы.

Вывод задержки в логическом вентиле

Задержка выражается в терминах базовой единицы задержки, τ = 3RC , задержки инвертора, управляющего идентичным инвертором без какой-либо дополнительной емкости, добавленной межсоединениями или другими нагрузками; безразмерное число, связанное с этим, известно как нормализованная задержка . (Некоторые авторы предпочитают определять базовую единицу задержки как разветвление 4 задержек — задержку одного инвертора, управляющего 4 идентичными инверторами). Абсолютная задержка затем просто определяется как произведение нормализованной задержки затвора, d , и τ :

${\displaystyle d_{abs}=d\cdot \tau }$

В типичном 600-нм процессе τ составляет около 50 пс. Для 250-нм процесса τ составляет около 20 пс. В современных 45-нм процессах задержка составляет около 4–5 пс.

Нормализованная задержка в логическом вентиле может быть выражена как сумма двух основных членов: нормализованной паразитной задержки , p (которая является внутренней задержкой вентиля и может быть найдена, если рассматривать вентили без нагрузки), и усилия этапа , f (которое зависит от нагрузки, как описано ниже). Следовательно,

${\displaystyle d=f+p}$

Усилие каскада делится на два компонента: логическое усилие , g , которое является отношением входной емкости данного вентиля к емкости инвертора, способного выдавать тот же выходной ток (и, следовательно, является константой для определенного класса вентилей и может быть описано как улавливающее внутренние свойства вентиля), и электрическое усилие , h , которое является отношением входной емкости нагрузки к емкости вентиля. Обратите внимание, что «логическое усилие» не учитывает нагрузку, и, следовательно, у нас есть термин «электрическое усилие», который учитывает нагрузку. Усилие каскада тогда просто:

${\displaystyle f=gh}$

Объединение этих уравнений дает базовое уравнение, которое моделирует нормализованную задержку через один логический вентиль:

${\displaystyle d=gh+p}$

Процедура расчета логического усилия одного этапа

КМОП-инверторы вдоль критического пути обычно проектируются с гаммой, равной 2. Другими словами, pFET инвертора проектируется с шириной, вдвое большей (и, следовательно, с емкостью, вдвое большей), чем nFET инвертора, чтобы получить примерно такое же сопротивление pFET , как и сопротивление nFET, чтобы получить примерно равные подтягивающий и понижающий токи. ^{[1] [2]}

Выберите размеры всех транзисторов таким образом, чтобы выходной сигнал затвора был равен выходному сигналу инвертора, собранного из PMOS-транзистора размера 2 и NMOS-транзистора размера 1.

Выходной привод вентиля равен минимуму — среди всех возможных комбинаций входов — выходного привода вентиля для этого входа.

Выходной привод вентиля для данного входа равен приводу в его выходном узле.

Привод в узле равен сумме приводов всех транзисторов, которые включены и чей исток или сток контактирует с рассматриваемым узлом. PMOS-транзистор включен, когда его напряжение затвора равно 0. NMOS-транзистор включен, когда его напряжение затвора равно 1.

После выбора размеров логическое усилие выхода затвора представляет собой сумму ширин всех транзисторов, чей исток или сток контактирует с выходным узлом. Логическое усилие каждого входа затвора представляет собой сумму ширин всех транзисторов, чей затвор контактирует с этим входным узлом.

Логическое усилие всего вентиля — это отношение его выходного логического усилия к сумме его входных логических усилий.

Многоступенчатые логические сети

Главным преимуществом метода логических усилий является то, что его можно быстро распространить на схемы, состоящие из нескольких этапов. Общая нормализованная задержка пути D может быть выражена через общее усилие пути , F , и паразитную задержку пути P (которая является суммой отдельных паразитных задержек):

${\displaystyle D=NF^{1/N}+P}$

Усилие пути выражается через логическое усилие пути G (произведение индивидуальных логических усилий вентилей) и электрическое усилие пути H (отношение нагрузки пути к его входной емкости).

Для путей, где каждые ворота управляют только одними дополнительными воротами (т. е. следующими воротами на пути),

${\displaystyle F=GH}$

Однако для цепей, которые разветвляются, необходимо учитывать дополнительное усилие разветвления b ; это отношение общей емкости , управляемой затвором, к емкости на интересующем пути:

${\displaystyle b={\frac {C_{onpath}+C_{offpath}}{C_{onpath}}}}$

Это дает усилие разветвления пути B , которое является произведением усилий разветвления отдельных этапов; тогда общее усилие пути равно

${\displaystyle F=GHB}$

Видно, что b = 1 для вентилей, управляющих только одним дополнительным вентилем, фиксируя B = 1 и сводя формулу к более ранней версии без ветвлений.

Минимальная задержка

Можно показать, что в многоступенчатых логических сетях минимально возможная задержка вдоль определенного пути может быть достигнута путем проектирования схемы таким образом, чтобы усилия на этапах были равны. Для заданной комбинации вентилей и известной нагрузки B , G и H являются фиксированными, что приводит к фиксированию F ; следовательно, отдельные вентили должны быть такого размера, чтобы усилия на отдельных этапах были

${\displaystyle f=F^{1/N}}$

где N — количество ступеней в цепи.

Примеры

Задержка в инверторе

Схема КМОП-инвертора.

По определению логическое усилие g инвертора равно 1. Если инвертор управляет эквивалентным инвертором, электрическое усилие h также равно 1.

Паразитная задержка p инвертора также равна 1 (ее можно найти, рассмотрев модель задержки Элмора инвертора).

Таким образом, общая нормализованная задержка инвертора, управляющего эквивалентным инвертором, составляет

${\displaystyle d=gh+p=(1)(1)+1=2}$

Задержка в вентилях NAND и NOR

Логическое усилие двухвходового вентиля NAND вычисляется как g = 4/3, поскольку вентиль NAND с входной емкостью 4 может управлять тем же током, что и инвертор с входной емкостью 3. Аналогично, логическое усилие двухвходового вентиля NOR может быть найдено как g = 5/3. Из-за более низкого логического усилия вентили NAND обычно предпочтительнее вентилей NOR.

Для более крупных ворот логические усилия выглядят следующим образом:

Нормализованная паразитная задержка вентилей NAND и NOR равна количеству входов.

Таким образом, нормализованная задержка двухвходового вентиля NAND, управляющего идентичной копией самого себя (так, что электрическое усилие равно 1), равна

${\displaystyle d=gh+p=(4/3)(1)+2=10/3}$

а для двухвходового вентиля ИЛИ-НЕ задержка составляет

${\displaystyle d=gh+p=(5/3)(1)+2=11/3}$

Ссылки

1. Бейкос, Джейсон Д. «Основы проектирования микросхем СБИС». Университет Южной Каролины. стр. 23. Архивировано из оригинала 8 ноября 2011 г. Получено 8 марта 2011 г.
2. Дилен, М.; Теувен, Дж. Ф. М. (1987). Оптимальная структура КМОП для проектирования библиотеки ячеек . стр. 11. Bibcode : 1987cmos.rept.....D.

Дальнейшее чтение

• Sutherland, Ivan E.; Sproull, Robert F.; Harris, David F. (1999). Логическое усилие: проектирование быстрых схем CMOS. Morgan Kaufmann. ISBN 1-55860-557-6.
• Весте, Нил Х. Э.; Харрис, Дэвид (2011). Проектирование КМОП СБИС: перспективы схем и систем, 3-е изд. Pearson/Addison-Wesley. ISBN 978-0-321-54774-3.