Тайминги памяти или тайминги ОЗУ описывают информацию о тайминге модуля памяти или встроенного LPDDRx. Из-за присущих СБИС и микроэлектроники микросхемам памяти требуется время для полного выполнения команд. Слишком быстрое выполнение команд приведет к повреждению данных и нестабильности системы. При наличии соответствующего времени между командами модули/чипы памяти могут получить возможность полностью переключить транзисторы, зарядить конденсаторы и правильно передать информацию обратно контроллеру памяти. Поскольку производительность системы зависит от того, насколько быстро может использоваться память, эти тайминги напрямую влияют на производительность системы.
Синхронизация современной синхронной динамической памяти с произвольным доступом (SDRAM) обычно указывается с помощью четырех параметров: CL , T RCD , T RP и T RAS в единицах тактовых циклов ; они обычно записываются в виде четырех чисел, разделенных дефисами, например, 7-8-8-24. Четвертый (t RAS ) часто опускается, или иногда добавляется пятый, Command rate (обычно 2T или 1T, также пишется 2N, 1N или CR2). Эти параметры (как часть большего целого) определяют задержку часов определенных конкретных команд, выдаваемых в оперативную память . Меньшие числа подразумевают более короткое ожидание между командами (определяемое в тактовых циклах ).
То, что определяет абсолютную задержку (и, следовательно, производительность системы), определяется как таймингами, так и тактовой частотой памяти. При переводе таймингов памяти в фактическую задержку важно отметить, что тайминги измеряются в единицах тактовых циклов , что для памяти с двойной скоростью передачи данных составляет половину скорости обычно цитируемой скорости передачи данных. Не зная тактовой частоты, невозможно сказать, является ли один набор таймингов «быстрее» другого.
Например, память DDR3-2000 имеет тактовую частоту 1000 МГц, что дает тактовый цикл 1 нс. При такой тактовой частоте 1 нс задержка CAS 7 дает абсолютную задержку CAS 7 нс. Более быстрая память DDR3-2666 (с тактовой частотой 1333 МГц или 0,75 нс на цикл) может иметь большую задержку CAS 9, но при тактовой частоте 1333 МГц время ожидания 9 тактовых циклов составляет всего 6,75 нс. Именно по этой причине DDR3-2666 CL9 имеет меньшую абсолютную задержку CAS, чем память DDR3-2000 CL7.
Как для DDR3, так и для DDR4 четыре тайминга, описанные ранее, не являются единственными соответствующими таймингами и дают очень краткий обзор производительности памяти. Полные тайминги памяти модуля памяти хранятся внутри микросхемы SPD модуля. В модулях DIMM DDR3 и DDR4 эта микросхема представляет собой микросхему флэш-памяти PROM или EEPROM и содержит формат данных таблицы таймингов, стандартизированный JEDEC . См. статью SPD для ознакомления с таблицей макетов различных версий DDR и примерами другой информации о таймингах памяти, которая присутствует в этих микросхемах.
Современные модули DIMM включают в себя микросхему ПЗУ Serial Presence Detect (SPD), которая содержит рекомендуемые тайминги памяти для автоматической конфигурации, а также профили XMP с более быстрой информацией о тайминге (и более высоких напряжениях), чтобы обеспечить повышение производительности посредством разгона. BIOS на ПК может позволить пользователю вручную вносить корректировки таймингов в попытке повысить производительность (с возможным риском снижения стабильности) или, в некоторых случаях, повысить стабильность (используя предлагаемые тайминги). [ необходимо разъяснение ]
Примечание: Пропускная способность памяти измеряет пропускную способность памяти и, как правило, ограничена скоростью передачи, а не задержкой. Чередуя доступ к нескольким внутренним банкам SDRAM, можно передавать данные непрерывно с пиковой скоростью передачи. Возможно, что увеличение пропускной способности будет стоить задержки. В частности, каждое последующее поколение памяти DDR имеет более высокую скорость передачи, но абсолютная задержка существенно не меняется, и, особенно при первом появлении на рынке, новое поколение обычно имеет более длительную задержку, чем предыдущее.
Увеличение пропускной способности памяти, даже при увеличении задержки памяти, может улучшить производительность компьютерной системы с несколькими процессорами и/или несколькими потоками выполнения. Более высокая пропускная способность также повысит производительность интегрированных графических процессоров, которые не имеют выделенной видеопамяти , но используют обычную оперативную память в качестве VRAM . Современные процессоры x86 в значительной степени оптимизированы с помощью таких методов, как конвейеры инструкций , выполнение вне очереди , предварительная выборка памяти , прогнозирование зависимости памяти и прогнозирование ветвлений для упреждающей загрузки памяти из ОЗУ (и других кэшей) для еще большего ускорения выполнения. При таком объеме сложности от оптимизации производительности трудно с уверенностью утверждать, какое влияние тайминги памяти могут оказать на производительность. Различные рабочие нагрузки имеют разные шаблоны доступа к памяти и по-разному влияют на производительность этими таймингами памяти.
В системах Intel управление и синхронизация памяти осуществляется с помощью кода памяти (MRC), который является частью BIOS . [1] [ нужен лучший источник ] [2]