Zero ASIC Corporation , ранее Adapteva, Inc. , является компанией по производству полупроводников без производственных мощностей , специализирующейся на разработке многоядерных микропроцессоров с низким энергопотреблением . Компания стала второй компанией, объявившей о разработке 1000 специализированных вычислительных ядер на одной интегральной схеме . [1] [2]
Компания Adapteva была основана в 2008 году с целью добиться десятикратного увеличения производительности операций с плавающей запятой на ватт на рынке мобильных устройств. Продукты основаны на многоядерной архитектуре многоядерных команд и нескольких данных (MIMD) Epiphany и проекте Parallella Kickstarter , продвигающем «суперкомпьютер для всех» в сентябре 2012 года. Название компании представляет собой комбинацию слова «адаптировать» и еврейского слова «Teva». "имеется в виду природа.
Компания Adapteva была основана в марте 2008 года Андреасом Олофссоном. Компания была основана с целью добиться 10-кратного повышения энергоэффективности вычислений с плавающей запятой на рынке мобильных устройств . В мае 2009 года у Олофссона появился прототип нового типа многоядерной компьютерной архитектуры с массовым параллелизмом . Первоначальный прототип был выполнен по 65-нм техпроцессу и имел 16 независимых микропроцессорных ядер. Первоначальные прототипы позволили Adapteva получить финансирование серии А в размере 1,5 миллиона долларов США от BittWare, компании из Конкорда, штат Нью-Гэмпшир , в октябре 2009 года. [3]
Первые коммерческие чипы Adapteva начали поставляться клиентам в начале мая 2011 года, и вскоре после этого они объявили о возможности размещения до 4096 ядер на одном чипе.
Epiphany III был анонсирован в октябре 2011 года с использованием производственных процессов 28 нм и 65 нм.
Основным семейством продуктов Adapteva является масштабируемая многоядерная MIMD - архитектура Epiphany. Архитектура Epiphany могла вместить до 4096 микропроцессоров RISC , находящихся в неправильном порядке , и все они использовали одно 32-битное плоское пространство памяти. Каждый RISC- процессор в архитектуре Epiphany является суперскалярным с 64 × 32-битным микропроцессором унифицированного регистрового файла (целочисленного или одинарной точности ), работающим с частотой до 1 ГГц и производительностью 2 GFLOPS (одинарной точности). RISC-процессоры Epiphany используют специальную архитектуру набора команд (ISA), оптимизированную для операций с плавающей запятой одинарной точности [4] , но их можно программировать на языке ANSI C высокого уровня с использованием стандартной цепочки инструментов GNU-GCC . Каждый RISC-процессор (в текущих реализациях; не закреплен в архитектуре) имеет 32 КБ локальной памяти. Код (возможно, дублированный в каждом ядре) и пространство стека должны находиться в этой локальной памяти ; кроме того (большая часть) временных данных должна поместиться туда на полной скорости. Данные также могут использоваться из локальной памяти других ядер процессора с потерей скорости или из внешней оперативной памяти с гораздо большим снижением скорости.
Архитектура памяти не использует явную иерархию аппаратных кэшей , аналогично процессору Sony/Toshiba/IBM Cell , но с дополнительным преимуществом поддержки внекристальных и межъядерных загрузок и хранилищ (что упрощает перенос программного обеспечения в архитектуру). . Это аппаратная реализация разделенного глобального адресного пространства . [ нужна цитата ]
Это устранило необходимость в сложном аппаратном обеспечении когерентности кэша , которое накладывает практические ограничения на количество ядер в традиционной многоядерной системе . Такая конструкция позволяет программисту использовать более глубокие знания о независимых шаблонах доступа к данным, чтобы избежать затрат на их выяснение во время выполнения. Все процессорные узлы соединены через микросхемную сеть , что обеспечивает эффективную передачу сообщений. [5]
Архитектура рассчитана на практически неограниченное масштабирование: 4 электронных канала позволяют объединять несколько микросхем в топологию сетки, что позволяет создавать системы с тысячами ядер.
19 августа 2012 года компания Adapteva опубликовала некоторые характеристики и информацию о многоядерных сопроцессорах Epiphany. [6]
В сентябре 2012 года была произведена 16-ядерная версия Epiphany-III (E16G301) с использованием 65-нм [9] ( чип 11,5 мм 2 , 500 МГц [10] ) и инженерных образцов 64-ядерного Epiphany-IV (E64G401). ) были произведены по 28-нм техпроцессу GlobalFoundries (800 МГц). [11]
Основные рынки многоядерной архитектуры Epiphany включают:
В сентябре 2012 года Adapteva запустила на Kickstarter проект Parallella , который позиционировался как « Суперкомпьютер для всех ». В рамках кампании по привлечению внимания к проекту были опубликованы справочники по архитектуре платформы. [12] Цель финансирования в размере 750 000 долларов США была достигнута за месяц, при этом минимальный взнос в размере 99 долларов США давал право спонсорам получить одно устройство; хотя первоначальный срок был установлен на май 2013 года, первые одноплатные компьютеры с 16-ядерным чипом Epiphany наконец были отправлены в декабре 2013 года. [13]
Планируется, что размер платы составит 86 × 53 мм (3,4 × 2,1 дюйма). [14] [15] [16]
Кампания на Kickstarter собрала 898 921 доллар США. [17] [18] Цель собрать 3 миллиона долларов США не увенчалась успехом, поэтому 64-ядерная версия Parallella не будет производиться массово. [19] Пользователи Kickstarter, пожертвовавшие более 750 долларов США, получат вариант «параллельна-64» с 64-ядерным сопроцессором (созданный на основе первоначального прототипа с выходом 50 чипов на пластину). [20]
К 2016 году фирма выпустила 1024-ядерный 64-битный вариант своей архитектуры Epiphany, который включал в себя: более крупные локальные хранилища (64 КБ), 64-битную адресацию, арифметику двойной точности с плавающей запятой или SIMD одинарной точности, а также 64-битные целочисленные инструкции, реализованные в технологическом узле 16 нм. [21] Этот проект включал усовершенствования набора команд, направленные на приложения глубокого обучения и криптографии . В июле 2017 года основатель Adapteva стал менеджером программы DARPA MTO [22] и объявил, что Epiphany V «маловероятно» станет доступен в качестве коммерческого продукта. [23]
16-ядерная Parallella достигает примерно 5,0 GFLOPS/Вт, а 64-ядерная Epiphany-IV, выполненная по 28-нм техпроцессу, оценивается в 50 GFLOPS/Вт (одинарная точность), [24] и 32-платная система на их основе достигает 15 GFLOPS. /В. [25] Для сравнения, лучшие графические процессоры AMD и Nvidia достигли производительности 10 гигафлопс/Вт для одинарной точности в период 2009–2011 годов. [26]