HyperTransport ( HT ), ранее известный как Lightning Data Transport , представляет собой технологию взаимного соединения компьютерных процессоров . Это двунаправленный последовательный / параллельный канал «точка-точка» с высокой пропускной способностью и малой задержкой , который был представлен 2 апреля 2001 года . [1] Консорциум HyperTransport отвечает за продвижение и разработку технологии HyperTransport.
HyperTransport наиболее известен как архитектура системной шины центральных процессоров (ЦП) AMD от Athlon 64 до AMD FX и соответствующих наборов микросхем для материнских плат . HyperTransport также использовался IBM и Apple для компьютеров Power Mac G5 , а также ряда современных систем MIPS .
Текущая спецификация HTX 3.1 оставалась конкурентоспособной для высокоскоростной (2666 и 3200 МТ /с или около 10,4 ГБ/с и 12,8 ГБ/с) оперативной памяти DDR4 2014 года и более медленной (около 1 ГБ/с [1]), аналогично высокопроизводительным твердотельным накопителям PCIe. Технология флэш-памяти ULLtraDIMM ) [ необходимы пояснения ] — более широкий диапазон скоростей оперативной памяти на общей шине ЦП, чем на любой внешней шине Intel . Технологии Intel требуют, чтобы каждый диапазон скоростей оперативной памяти имел собственный интерфейс, что приводит к более сложной компоновке материнской платы, но с меньшим количеством узких мест. HTX 3.1 со скоростью 26 ГБ/с может служить единой шиной для четырех модулей DDR4, работающих на самых высоких предлагаемых скоростях. Кроме того, для оперативной памяти DDR4 могут потребоваться две или более шины HTX 3.1, что снижает ее ценность как унифицированного транспорта.
HyperTransport выпускается в четырех версиях — 1.x, 2.0, 3.0 и 3.1 — с частотой от 200 МГц до 3,2 ГГц. Это также соединение DDR или « двойная скорость передачи данных », что означает, что оно отправляет данные как по нарастающему, так и по спадающему фронту тактового сигнала . Это обеспечивает максимальную скорость передачи данных 6400 МТ/с при работе на частоте 3,2 ГГц. В современных вычислениях рабочая частота автоматически согласовывается с набором микросхем материнской платы (северный мост).
HyperTransport поддерживает автосогласованную разрядность в диапазоне от 2 до 32 бит на канал; на каждой шине HyperTransport имеется два однонаправленных канала. С появлением версии 3.1 при использовании полных 32-битных каналов и полной рабочей частоты спецификации HyperTransport 3.1 теоретическая скорость передачи составляет 25,6 ГБ /с (3,2 ГГц × 2 передачи за такт × 32 бита на канал) в каждом направлении. или совокупная пропускная способность 51,2 ГБ/с, что делает ее быстрее, чем большинство существующих стандартов шины для рабочих станций и серверов ПК, а также быстрее, чем большинство стандартов шины для высокопроизводительных вычислений и сетей.
Каналы различной ширины могут быть смешаны в одной конфигурации системы, например, один 16-битный канал к другому ЦП и один 8-битный канал к периферийному устройству, что обеспечивает более широкое соединение между ЦП и соединение с более низкой пропускной способностью к периферийным устройствам . по мере необходимости. Он также поддерживает разделение каналов, при котором один 16-битный канал можно разделить на два 8-битных канала. Эта технология также обычно имеет меньшую задержку, чем другие решения, из-за меньших накладных расходов.
Электрически HyperTransport аналогичен низковольтной дифференциальной сигнализации (LVDS), работающей при напряжении 1,2 В. [2] В HyperTransport 2.0 добавлено снижение акцента передатчика после курсора . В HyperTransport 3.0 добавлено скремблирование и выравнивание фазы приемника, а также дополнительное подавление предыскажения предшественника передатчика.
HyperTransport основан на пакетах , где каждый пакет состоит из набора 32-битных слов, независимо от физической ширины канала. Первое слово в пакете всегда содержит поле команды. Многие пакеты содержат 40-битный адрес. Если требуется 64-битная адресация, добавляется дополнительный 32-битный управляющий пакет. Полезные данные отправляются после управляющего пакета. Передачи всегда дополняются до кратности 32 битам, независимо от их фактической длины.
Пакеты HyperTransport входят в соединение сегментами, называемыми битовыми периодами. Требуемое количество битовых времен зависит от ширины канала. HyperTransport также поддерживает обмен сообщениями управления системой, сигнализацию прерываний, отправку зондов соседним устройствам или процессорам, транзакции ввода-вывода и общие транзакции данных. Поддерживаются два типа команд записи: опубликованные и неопубликованные. Опубликованные записи не требуют ответа от цели. Обычно это используется для устройств с высокой пропускной способностью, таких как трафик унифицированного доступа к памяти или передача с прямым доступом к памяти . Неопубликованные записи требуют ответа от получателя в виде ответа «цель выполнена». Чтение также требует ответа, содержащего прочитанные данные. HyperTransport поддерживает модель заказа PCI потребитель/производитель.
HyperTransport также упрощает управление питанием , поскольку он соответствует спецификации расширенной конфигурации и интерфейса питания . Это означает, что изменения в состояниях сна процессора (состояния C) могут сигнализировать об изменениях в состояниях устройства (состояния D), например, об отключении дисков, когда ЦП переходит в спящий режим. В HyperTransport 3.0 добавлены дополнительные возможности, позволяющие централизованному контроллеру управления питанием реализовывать политики управления питанием.
Основное использование HyperTransport — замена внешней шины, определенной Intel , которая различна для каждого типа процессора Intel. Например, Pentium нельзя подключить к шине PCI Express напрямую, а сначала необходимо использовать адаптер для расширения системы. Собственная внешняя шина должна подключаться через адаптеры для различных стандартных шин, таких как AGP или PCI Express. Обычно они включены в соответствующие функции контроллера, а именно северный мост и южный мост .
Напротив, HyperTransport — это открытая спецификация, опубликованная консорциумом нескольких компаний. Один чип-адаптер HyperTransport будет работать с широким спектром микропроцессоров с поддержкой HyperTransport.
AMD использовала HyperTransport для замены внешней шины в своих семействах микропроцессоров Opteron , Athlon 64 , Athlon II , Sempron 64 , Turion 64 , Phenom , Phenom II и FX .
Другое использование HyperTransport — соединение для многопроцессорных компьютеров NUMA . AMD использовала HyperTransport с собственным расширением когерентности кэша как часть своей архитектуры Direct Connect в линейке процессоров Opteron и Athlon 64 FX ( архитектура Dual Socket Direct Connect (DSDC) ). Infinity Fabric, используемая с процессорами серверов EPYC , представляет собой расширенную версию HyperTransport. Межсоединение HORUS от Newisys расширяет эту концепцию на более крупные кластеры. Устройство Aqua от 3Leaf Systems виртуализирует и соединяет между собой процессоры, память и устройства ввода-вывода.
HyperTransport также можно использовать в качестве шины в маршрутизаторах и коммутаторах . Маршрутизаторы и коммутаторы имеют несколько сетевых интерфейсов и должны пересылать данные между этими портами как можно быстрее. Например, четырехпортовый Ethernet- маршрутизатор со скоростью 1000 Мбит /с требует максимальной внутренней пропускной способности 8000 Мбит/с (1000 Мбит/с × 4 порта × 2 направления) — HyperTransport значительно превышает пропускную способность, необходимую этому приложению. Однако для маршрутизатора с портами 4 + 1 и пропускной способностью 10 Гбит потребуется внутренняя полоса пропускания 100 Гбит/с. Добавьте к этому 8 антенн 802.11ac и стандарт WiGig 60 ГГц (802.11ad), и HyperTransport станет более осуществимым (для необходимой полосы пропускания используется от 20 до 24 полос).
Проблема задержки и пропускной способности между ЦП и сопроцессорами обычно была основным камнем преткновения на пути их практической реализации. Появились сопроцессоры, такие как FPGA , которые могут получить доступ к шине HyperTransport и интегрироваться в материнскую плату. FPGA текущего поколения от обоих основных производителей ( Altera и Xilinx ) напрямую поддерживают интерфейс HyperTransport и имеют IP-ядра . Такие компании, как XtremeData, Inc. и DRC, берут эти FPGA (Xilinx в случае DRC) и создают модуль, который позволяет FPGA подключаться непосредственно к разъему Opteron.
21 сентября 2006 года AMD запустила инициативу под названием Torrenza , направленную на дальнейшее продвижение использования HyperTransport для сменных карт и сопроцессоров . Эта инициатива открыла их «Socket F» для подключения плат, таких как XtremeData и DRC.
Консорциум HyperTransport выпустил спецификацию разъема, которая позволяет периферийному устройству на базе слота иметь прямое соединение с микропроцессором с помощью интерфейса HyperTransport. Он известен как Hyper Transport e X pansion ( HTX ) . Используя перевернутый экземпляр того же механического разъема, что и 16-полосный слот PCI Express (плюс разъем x1 для контактов питания), HTX позволяет разрабатывать сменные карты, поддерживающие прямой доступ к ЦП и DMA к системной оперативной памяти . Первоначальной картой для этого слота была QLogic InfiniPath InfiniBand HCA. IBM и HP , среди прочих, выпустили системы, совместимые с HTX.
Исходный стандарт HTX ограничен 16 битами и частотой 800 МГц. [3]
В августе 2008 года Консорциум HyperTransport выпустил HTX3, который увеличивает тактовую частоту HTX до 2,6 ГГц (5,2 ГТ/с, 10,7 ГТи, реальная скорость передачи данных 5,2 ГГц, скорость редактирования 3 МТ/с) и сохраняет обратную совместимость. [4]
Тестовый разъем «DUT» [5] предназначен для обеспечения стандартизированного соединения системы функционального тестирования.
* AMD Athlon 64 , Athlon 64 FX, Athlon 64 X2 , Athlon X2, Athlon II , Phenom, Phenom II , Sempron , серии Turion и более поздние версии используют один 16-битный канал HyperTransport. AMD Athlon 64 FX ( 1207 ), Opteron используют до трёх 16-битных каналов HyperTransport. Обычная тактовая частота для этих процессорных каналов составляет от 800 МГц до 1 ГГц (более старые одно- и многопроцессорные системы на каналах 754/939/940) и от 1,6 ГГц до 2,0 ГГц (более новые однопроцессорные системы на каналах AM2+/AM3 — большинство новых процессоров используют 2.0). ГГц). Хотя сам HyperTransport способен использовать ссылки шириной 32 бита, эта ширина в настоящее время не используется ни одним процессором AMD. Однако некоторые наборы микросхем даже не используют 16-битную ширину, используемую процессорами. К ним относятся Nvidia nForce3 150, nForce3 Pro 150 и ULi M1689, которые используют 16-битный нисходящий канал HyperTransport, но ограничивают восходящий канал HyperTransport 8 битами.
Возникла некоторая маркетинговая путаница между использованием HT для обозначения Hyper Transport и более поздним использованием HT для обозначения функции Intel Hyper-Threading на некоторых процессорах Pentium 4 и более новых Nehalem и Westmere . на базе микропроцессоров Intel Core . Hyper-Threading официально известен как технология Hyper - Threading ( HTT ) или HT Technology . Из-за возможной путаницы Консорциум ГиперТранспорта всегда использует письменную форму: «ГиперТранспорт».
Infinity Fabric ( IF ) — это надстройка HyperTransport, анонсированная AMD в 2016 году в качестве соединения для своих графических процессоров и процессоров. Его также можно использовать в качестве межчипового соединения для связи между процессорами и графическими процессорами (для гетерогенной системной архитектуры ), схема, известная как Infinity Architecture . [7] [8] [9] Компания заявила, что Infinity Fabric будет масштабироваться с 30 ГБ/с до 512 ГБ/с и будет использоваться в процессорах на базе Zen и графических процессорах Vega , которые впоследствии были выпущены в 2017 году.
В процессорах Zen и Zen+ соединения данных «SDF» работают на той же частоте, что и тактовая частота памяти DRAM (MEMCLK), решение было принято для устранения задержки, вызванной разной тактовой частотой. В результате использование более быстрого модуля ОЗУ делает всю шину быстрее. Каналы имеют ширину 32 бита, как и в HT, но за цикл выполняется 8 передач (128-битные пакеты) по сравнению с исходными 2. Электрические изменения внесены для повышения энергоэффективности. [10] В процессорах Zen 2 и Zen 3 шина IF работает на отдельной тактовой частоте, в соотношении 1:1 или 2:1 к тактовой частоте DRAM, из-за ранних проблем Zen с высокоскоростной DRAM, влияющей на скорость IF. и, следовательно, стабильность системы. Ширина автобуса также увеличилась вдвое. [11]