Вычисления без набора инструкций ( NISC ) — это вычислительная архитектура и технология компиляции для проектирования высокоэффективных специализированных процессоров и аппаратных ускорителей, позволяющая компилятору осуществлять низкоуровневый контроль над аппаратными ресурсами.
NISC — это статически запланированная горизонтальная нанокодированная архитектура (SSHNA). Термин «статически запланированный» означает, что планирование операций и обработка опасностей выполняются компилятором . Термин «горизонтальный нанокодированный» означает, что NISC не имеет какого-либо предопределенного набора инструкций или микрокода . Компилятор генерирует нанокоды, которые напрямую управляют функциональными блоками , регистрами и мультиплексорами заданного тракта данных . Предоставление низкоуровневого управления компилятору позволяет лучше использовать ресурсы тракта данных, что в конечном итоге приводит к лучшей производительности. Преимущества технологии NISC:
Набор инструкций и контроллер процессоров являются наиболее утомительными и трудоемкими частями для проектирования. Устранение этих двух элементов значительно упрощает проектирование пользовательских элементов обработки.
Более того, тракт данных процессоров NISC может быть сгенерирован автоматически для данного приложения. Таким образом, производительность проектировщика значительно повышается.
Поскольку NISC-каналы передачи данных очень эффективны и могут быть сгенерированы автоматически, технология NISC сопоставима с высокоуровневым синтезом (HLS) или подходами синтеза C-HDL . Фактически, одним из преимуществ этого архитектурного стиля является его способность объединять эти две технологии (дизайн заказного процессора и HLS).
В информатике компьютер с нулевым набором инструкций ( ZISC ) относится к компьютерной архитектуре, основанной исключительно на сопоставлении шаблонов и отсутствии ( микро-)инструкций в классическом [ требуется разъяснение ] смысле. Известно, что эти чипы считаются сопоставимыми с нейронными сетями , продаваемыми по числу «синапсов» и «нейронов». [1] Аббревиатура ZISC намекает на компьютер с сокращенным набором инструкций (RISC). [ требуется цитата ]
ZISC — это аппаратная реализация сетей Кохонена (искусственных нейронных сетей), позволяющая выполнять массовую параллельную обработку очень простых данных (0 или 1). Эта аппаратная реализация была изобретена Гаем Пайе [2] и Паскалем Таннхофом (IBM), [3] [2] разработана в сотрудничестве с фабрикой микросхем IBM в Эссонне , Франция, и была коммерциализирована IBM.
Архитектура ZISC устраняет узкое место памяти [ требуется разъяснение ] путем объединения памяти образов с логикой обучения и распознавания образов. [ как? ] Их массивно -параллельные вычисления решают проблему « победитель получает все » при выборе действия [ требуется разъяснение из проблемы «победитель получает все » в нейронных сетях ] путем выделения каждому «нейрону» собственной памяти и обеспечения одновременного решения проблем, результаты которых урегулируются путем обсуждения друг с другом. [4]
По данным TechCrunch , программные эмуляции этих типов чипов в настоящее время используются для распознавания изображений многими крупными технологическими компаниями, такими как Facebook и Google . При применении к другим разнообразным задачам обнаружения образов, например, с текстом, результаты, как говорят, выдаются за микросекунды даже с чипами, выпущенными в 2007 году. [1]
Дзюнко Ёсида из EE Times сравнила чип NeuroMem с «Машиной» — машиной, способной предсказывать преступления, сканируя лица людей из телесериала « В поле зрения» , назвав его «сердцем больших данных » и «предвещающим реальную эскалацию в эпоху массового сбора данных». [5]
В прошлом технология проектирования микропроцессоров развивалась от компьютера со сложным набором команд (CISC) до компьютера со сокращенным набором команд (RISC). На заре компьютерной индустрии технология компиляторов не существовала, и программирование осуществлялось на языке ассемблера . Чтобы упростить программирование, архитекторы компьютеров создавали сложные инструкции, которые были прямыми представлениями высокоуровневых функций высокоуровневых языков программирования. Другой силой, которая способствовала усложнению инструкций, было отсутствие больших блоков памяти.
По мере развития технологий компиляторов и памяти были введены архитектуры RISC. Архитектуры RISC требуют больше памяти инструкций и требуют компилятора для перевода языков высокого уровня в ассемблерный код RISC. Дальнейшее развитие технологий компиляторов и памяти приводит к появлению процессоров с очень длинными командными словами (VLIW), где компилятор управляет расписанием инструкций и обрабатывает риски данных.
NISC является преемником процессоров VLIW. В NISC компилятор имеет как горизонтальный, так и вертикальный контроль операций в тракте данных. Поэтому аппаратное обеспечение намного проще. Однако размер управляющей памяти больше, чем у предыдущих поколений. Для решения этой проблемы можно использовать методы сжатия с низкими накладными расходами.