HyperTransport ( HT ), ранее известная как Lightning Data Transport , — это технология для соединения компьютерных процессоров . Это двунаправленная последовательная / параллельная высокопропускная связь точка -точка с малой задержкой , представленная 2 апреля 2001 года. [1] Консорциум HyperTransport отвечает за продвижение и разработку технологии HyperTransport.
HyperTransport наиболее известен как архитектура системной шины центральных процессоров AMD (CPU) от Athlon 64 до AMD FX и соответствующих чипсетов материнских плат . HyperTransport также использовался IBM и Apple для машин Power Mac G5 , а также ряда современных систем MIPS .
Текущая спецификация HTX 3.1 оставалась конкурентоспособной для высокоскоростной (2666 и 3200 МТ / с или около 10,4 ГБ / с и 12,8 ГБ / с) оперативной памяти DDR4 2014 года и более медленной (около 1 ГБ / с [1] аналогично высокопроизводительным твердотельным накопителям PCIe ULLtraDIMM флэш-памяти) технологии [ необходимо разъяснение ] — более широкий диапазон скоростей оперативной памяти на общей шине ЦП, чем любая внешняя шина Intel . Технологии Intel требуют, чтобы каждый диапазон скоростей оперативной памяти имел свой собственный интерфейс, что приводит к более сложной компоновке материнской платы, но с меньшим количеством узких мест. HTX 3.1 со скоростью 26 ГБ / с может служить единой шиной для четырех планок DDR4, работающих на самых быстрых предлагаемых скоростях. За пределами этого для оперативной памяти DDR4 могут потребоваться две или более шин HTX 3.1, что снижает ее ценность как унифицированного транспорта.
HyperTransport поставляется в четырех версиях — 1.x, 2.0, 3.0 и 3.1 — которые работают от 200 МГц до 3,2 ГГц. Это также соединение DDR или « двойная скорость передачи данных », то есть оно отправляет данные как по восходящему, так и по нисходящему фронту тактового сигнала . Это обеспечивает максимальную скорость передачи данных 6400 МТ/с при работе на частоте 3,2 ГГц. Рабочая частота автоматически согласуется с чипсетом материнской платы (северным мостом) в текущих вычислениях.
HyperTransport поддерживает автосогласованную ширину битов, варьирующуюся от 2 до 32 бит на канал; на шину HyperTransport приходится два однонаправленных канала. С появлением версии 3.1, использующей полные 32-битные каналы и использующей полную рабочую частоту спецификации HyperTransport 3.1, теоретическая скорость передачи составляет 25,6 ГБ /с (3,2 ГГц × 2 передачи за такт × 32 бита на канал) в каждом направлении, или 51,2 ГБ/с совокупной пропускной способности, что делает ее быстрее большинства существующих стандартов шин для рабочих станций и серверов ПК, а также делает ее быстрее большинства стандартов шин для высокопроизводительных вычислений и сетей.
Связи различной ширины могут быть смешаны вместе в одной конфигурации системы, как в одной 16-битной связи с другим ЦП и одной 8-битной связи с периферийным устройством, что позволяет использовать более широкое соединение между ЦП и более низкое соединение с периферийными устройствами по мере необходимости. Он также поддерживает разделение связей, когда одна 16-битная связь может быть разделена на две 8-битные связи. Технология также обычно имеет более низкую задержку, чем другие решения, из-за ее меньших накладных расходов.
С точки зрения электротехники HyperTransport похож на низковольтную дифференциальную передачу сигналов (LVDS), работающую при напряжении 1,2 В. [2] HyperTransport 2.0 добавил посткурсорную коррекцию предыскажений передатчика . HyperTransport 3.0 добавил скремблирование и выравнивание фазы приемника, а также опциональную предыскажение предыскажений передатчика.
HyperTransport основан на пакетах , где каждый пакет состоит из набора 32-битных слов, независимо от физической ширины канала. Первое слово в пакете всегда содержит поле команды. Многие пакеты содержат 40-битный адрес. Дополнительный 32-битный пакет управления добавляется, когда требуется 64-битная адресация. Полезная нагрузка данных отправляется после пакета управления. Передачи всегда дополняются до кратного 32 битам, независимо от их фактической длины.
Пакеты HyperTransport поступают в межсоединение в сегментах, известных как битовые интервалы. Количество требуемых битовых интервалов зависит от ширины канала. HyperTransport также поддерживает сообщения управления системой, сигнальные прерывания, выдачу зондов на соседние устройства или процессоры, транзакции ввода-вывода и общие транзакции данных. Поддерживаются два вида команд записи: отправленные и не отправленные. Отправленные записи не требуют ответа от цели. Это обычно используется для устройств с высокой пропускной способностью, таких как трафик с равномерным доступом к памяти или передачи с прямым доступом к памяти . Не отправленные записи требуют ответа от приемника в форме ответа «цель выполнена». Чтения также требуют ответа, содержащего считанные данные. HyperTransport поддерживает модель упорядочения PCI-потребитель/производитель.
HyperTransport также облегчает управление питанием , поскольку он соответствует спецификации Advanced Configuration and Power Interface . Это означает, что изменения в состояниях сна процессора (состояния C) могут сигнализировать об изменениях в состояниях устройств (состояния D), например, отключение дисков при переходе ЦП в спящий режим. HyperTransport 3.0 добавил дополнительные возможности, позволяющие централизованному контроллеру управления питанием реализовывать политики управления питанием.
Основное применение HyperTransport — замена определяемой Intel фронтальной шины , которая отличается для каждого типа процессора Intel. Например, Pentium не может быть подключен к шине PCI Express напрямую, а должен сначала пройти через адаптер для расширения системы. Фирменная фронтальная шина должна подключаться через адаптеры для различных стандартных шин, таких как AGP или PCI Express. Они обычно включены в соответствующие функции контроллера, а именно северного моста и южного моста .
В отличие от этого, HyperTransport является открытой спецификацией, опубликованной консорциумом из нескольких компаний. Один чип адаптера HyperTransport будет работать с широким спектром микропроцессоров с поддержкой HyperTransport.
Компания AMD использовала HyperTransport для замены системной шины в своих семействах микропроцессоров Opteron , Athlon 64 , Athlon II , Sempron 64 , Turion 64 , Phenom , Phenom II и FX .
Другое применение HyperTransport — в качестве межсоединения для многопроцессорных компьютеров NUMA . AMD использовала HyperTransport с фирменным расширением когерентности кэша как часть своей архитектуры Direct Connect в линейке процессоров Opteron и Athlon 64 FX ( архитектура Dual Socket Direct Connect (DSDC) ). Infinity Fabric, используемая с серверными процессорами EPYC, является надмножеством HyperTransport. Межсоединение HORUS от Newisys расширяет эту концепцию на более крупные кластеры. Устройство Aqua от 3Leaf Systems виртуализирует и соединяет процессоры, память и ввод-вывод.
HyperTransport также может использоваться в качестве шины в маршрутизаторах и коммутаторах . Маршрутизаторы и коммутаторы имеют несколько сетевых интерфейсов и должны пересылать данные между этими портами как можно быстрее. Например, четырехпортовый маршрутизатор Ethernet со скоростью 1000 Мбит /с требует максимальной внутренней пропускной способности 8000 Мбит/с (1000 Мбит/с × 4 порта × 2 направления) — HyperTransport значительно превышает пропускную способность, необходимую этому приложению. Однако маршрутизатору с 4 + 1 портом 10 Гбит потребуется 100 Гбит/с внутренней пропускной способности. Добавьте к этому антенны 802.11ac 8 и стандарт WiGig 60 ГГц (802.11ad), и HyperTransport станет более осуществимым (при использовании от 20 до 24 полос для необходимой пропускной способности).
Проблема задержки и пропускной способности между ЦП и сопроцессорами обычно была основным камнем преткновения для их практической реализации. Появились сопроцессоры, такие как ПЛИС , которые могут получать доступ к шине HyperTransport и интегрироваться в материнскую плату. Текущее поколение ПЛИС от обоих основных производителей ( Altera и Xilinx ) напрямую поддерживает интерфейс HyperTransport и имеет доступные IP-ядра . Такие компании, как XtremeData, Inc. и DRC берут эти ПЛИС (Xilinx в случае DRC) и создают модуль, который позволяет ПЛИС подключаться напрямую к сокету Opteron.
AMD начала инициативу под названием Torrenza 21 сентября 2006 года, чтобы в дальнейшем продвигать использование HyperTransport для сменных карт и сопроцессоров . Эта инициатива открыла их "Socket F" для сменных плат, таких как от XtremeData и DRC.
Спецификация разъема, которая позволяет периферийному устройству на основе слота иметь прямое подключение к микропроцессору с использованием интерфейса HyperTransport, была выпущена консорциумом HyperTransport. Она известна как HyperTransport e X pansion ( HTX ) . Используя перевернутый экземпляр того же механического разъема, что и 16-канальный слот PCI Express (плюс разъем x1 для контактов питания), HTX позволяет разрабатывать сменные платы, которые поддерживают прямой доступ к ЦП и DMA к системной ОЗУ . Первой платой для этого слота была QLogic InfiniPath InfiniBand HCA. IBM и HP , среди прочих, выпустили системы, совместимые с HTX.
Первоначальный стандарт HTX ограничен 16 битами и 800 МГц. [3]
В августе 2008 года консорциум HyperTransport выпустил HTX3, который расширяет тактовую частоту HTX до 2,6 ГГц (5,2 ГТ/с, 10,7 ГТи, реальная скорость передачи данных 5,2 ГГц, скорость редактирования 3 МТ/с) и сохраняет обратную совместимость. [4]
Тестовый разъем «DUT» [5] определен для обеспечения стандартизированного функционального соединения тестовых систем.
* AMD Athlon 64 , Athlon 64 FX, Athlon 64 X2 , Athlon X2, Athlon II , Phenom, Phenom II , Sempron , Turion и более поздние серии используют один 16-битный канал HyperTransport. AMD Athlon 64 FX ( 1207 ), Opteron используют до трех 16-битных каналов HyperTransport. Обычные тактовые частоты для этих каналов процессора составляют от 800 МГц до 1 ГГц (старые одно- и многосокетные системы на каналах 754/939/940) и от 1,6 ГГц до 2,0 ГГц (более новые односокетные системы на каналах AM2+/AM3 — большинство новых процессоров используют 2,0 ГГц). Хотя сам HyperTransport поддерживает каналы шириной 32 бита, эта ширина в настоящее время не используется ни одним процессором AMD. Однако некоторые чипсеты даже не используют 16-битную ширину, используемую процессорами. К ним относятся Nvidia nForce3 150, nForce3 Pro 150 и ULi M1689, которые используют 16-битный нисходящий канал HyperTransport, но ограничивают восходящий канал HyperTransport 8 битами.
Была некоторая маркетинговая путаница [ требуется ссылка ] между использованием HT , относящимся к Hyper Transport , и более поздним использованием HT для обозначения функции Hyper-Threading от Intel на некоторых микропроцессорах Intel Core на базе Pentium 4 и более новых Nehalem и Westmere . Hyper-Threading официально известна как Hyper - Threading Technology ( HTT ) или HT Technology . Из-за этой потенциальной путаницы консорциум HyperTransport всегда использует письменную форму: «HyperTransport» .
Infinity Fabric ( IF ) — это надмножество HyperTransport, анонсированное AMD в 2016 году в качестве межсоединения для своих графических процессоров и центральных процессоров. Его также можно использовать в качестве межчипового соединения для связи между центральными процессорами и графическими процессорами (для гетерогенной системной архитектуры ), эта схема известна как архитектура Infinity . [7] [8] [9] Компания заявила, что Infinity Fabric будет масштабироваться с 30 ГБ/с до 512 ГБ/с и использоваться в процессорах на базе Zen и графических процессорах Vega , которые были впоследствии выпущены в 2017 году.
В процессорах Zen и Zen+ межсоединения данных «SDF» работают на той же частоте, что и тактовая частота памяти DRAM (MEMCLK), что было принято для устранения задержки, вызванной разной тактовой частотой. В результате использование более быстрого модуля RAM ускоряет всю шину. Связи имеют ширину 32 бита, как в HT, но за цикл выполняется 8 передач (128-битные пакеты) по сравнению с исходными 2. Электрические изменения внесены для повышения энергоэффективности. [10] В процессорах Zen 2 и Zen 3 шина IF находится на отдельной частоте, либо в соотношении 1:1, либо 2:1 к частоте DRAM, из-за ранних проблем Zen с высокоскоростной DRAM, влияющих на скорость IF и, следовательно, на стабильность системы. Ширина шины также была удвоена. [11] В процессорах Zen 4 и более поздних процессорах шина IF может работать на асинхронной частоте с DRAM, что позволяет использовать более высокие тактовые частоты, на которые способна DDR5. [12]