stringtranslate.com

Последовательный компьютер

Последовательный компьютер — это компьютер, типичный для архитектуры бит-последовательной архитектуры  , т. е. работающий внутри с одним битом или цифрой за каждый такт . Машины с последовательными основными запоминающими устройствами, такими как акустические или магнитострикционные линии задержки и вращающиеся магнитные устройства, обычно были последовательными компьютерами.

Последовательные компьютеры требуют гораздо меньше оборудования, чем их бит-параллельные аналоги [1] , которые используют параллелизм на уровне бит для выполнения большего количества вычислений за такт. Существуют современные варианты последовательного компьютера, доступные в виде программного микропроцессора [2] , который может служить нишевым целям, где размер ЦП является основным ограничением.

Первым компьютером, который не был последовательным и использовал параллельную шину, был Whirlwind, выпущенный в 1951 году.

Последовательный компьютер не обязательно то же самое, что компьютер с 1-битной архитектурой , который является подмножеством класса последовательных компьютеров. Инструкции 1-битного компьютера работают с данными, состоящими из отдельных битов, тогда как последовательный компьютер может работать с данными шириной N бит, но делает это по одному биту за раз.

Серийные машины

Массивно-параллельный

Большинство ранних машин с массивной параллельной обработкой данных были построены на основе отдельных последовательных процессоров, включая:

Смотрите также

Ссылки

  1. ^ Уилкс, Морис Винсент (1956). Автоматические цифровые компьютеры. Methuen Publishing Ltd / John Wiley & Sons, Inc. Получено 06.06.2012 .
  2. ^ Howe, Richard James (2020) [2019-06-27]. "Bit-Serial: ЦП с последовательным битом, написанный на VHDL, с симулятором, написанным на C". Проект Github: ЦП с последовательным битом . Архивировано из оригинала 2022-06-15 . Получено 2019-06-28 .
  3. ^ Миллер, Рэймонд Э. (1965). Теория коммутации – Том 1: Комбинационные схемы . Том 1 (Второе издание, март 1966 г., 1-е изд.). John Wiley & Sons, Inc. стр. 44–47. LCCN  65-14249.
  4. ↑ С девятнадцати пятидесяти седьмого по настоящее время (PDF) (6-е изд.). Мейнард, Массачусетс, США: Digital Equipment Corporation . 1978 [1972]. стр. 7. Архивировано (PDF) из оригинала 2022-03-02 . Получено 2021-02-06 .(1+viii+87+3 страницы)
  5. ^ Холт, Рэймонд М. (1971). В этой статье описывается архитектура ЦП и памяти для системы Центрального компьютера обработки данных об авиатехнике (CADC), используемой в палубном истребителе Grumman/Navy F14A (PDF) . стр. 5, 7. AP1-26-97. Архивировано из оригинала (PDF) 2017-11-04 . Получено 2017-11-04 . […] процессор был разработан для последовательной передачи данных по всей системе. […] Блок параллельного умножения […] с помощью параллельного алгоритма […](26 страниц)
  6. ^ Ширрифф, Кен (май 2015 г.). «Texas Instruments TMX 1795: (почти) первый, забытый микропроцессор». Архивировано из оригинала 2022-06-15 . Получено 2020-05-29 . Даже работая по одному биту за раз как последовательный компьютер, Datapoint 2200 работал значительно быстрее, чем чип 8008.
  7. ^ Уитни, Томас М. (1975). "Часть I. Базовая архитектура компьютера. / Глава 3. Введение в калькуляторы: / 3-5. Примеры систем / Hewlett Packard HP-35". В Стоуне, Гарольд Стюарт (ред.). Введение в архитектуру компьютера . Серия «Компьютерные науки» (1-е изд.). Science Research Associates, Inc. (SRA). стр. 118–135 [123–135]. ISBN 0-574-18405-8. LCCN  75-14016. ark:/13960/t8pc40t3q. Order-Code 13-4005 . Получено 29.09.2023 . стр. 124: […] HP-35 — полностью последовательный компьютер. Сумматор — это двоично-десятичный последовательный тип […] Последовательная структура означает, что для линий соединений и функций стробирования должно быть выделено меньше площади интегральной схемы, и возникает интересный компромисс. Бит-последовательная, цифро-последовательная архитектура по своей сути составляет одну четвертую скорости бит-параллельной цифро-последовательной структуры […] Но базовая тактовая частота для бит-последовательной структуры иногда может быть увеличена, поскольку дополнительная область может быть выделена для более крупных интегрированных устройств, которые необходимы для большей скорости. В HP-35 время выполнения самых сложных функций составляет менее одной секунды, в то время как последовательная архитектура допускает повышенную сложность схемы. […] Инструкции в HP-35 передаются последовательно из активной постоянной памяти в арифметические и управляющие схемы, а также в другие ПЗУ, если таковые имеются. […]
  8. ^ Смит, Эрик Л. "Brouhaha" (09.08.2023). "HP-15C CE woes: 1 bug, 2 restrictions, 3 questions". MoHPC - Музей калькуляторов HP . Архивировано из оригинала 10.08.2023 . Получено 24.09.2023 .
  9. ^ Калвер, Джон (2014-09-05). "MasPar: Massively Parallel Computers – 32 cores on a chip". Архивировано из оригинала 2022-06-15 . Получено 2022-06-15 .

Дальнейшее чтение