stringtranslate.com

Последовательный компьютер

Последовательный компьютер — это компьютер с последовательной побитовой архитектурой  , то есть внутренне работающий с одним битом или цифрой для каждого тактового цикла . Машины с последовательными основными запоминающими устройствами, такими как акустические или магнитострикционные линии задержки и вращающиеся магнитные устройства, обычно представляли собой последовательные компьютеры.

Последовательным компьютерам требуется гораздо меньше аппаратного обеспечения, чем их аналогам с побитовым параллелизмом [1] , которые используют параллелизм на уровне битов для выполнения большего количества вычислений за такт. Существуют современные варианты последовательного компьютера, доступные в виде программного микропроцессора [2] , который может служить нишевым целям, где размер ЦП является основным ограничением.

Первым компьютером, который не был последовательным и использовал параллельную шину, был Whirlwind в 1951 году.

Последовательный компьютер не обязательно совпадает с компьютером с 1-битной архитектурой , который является подмножеством класса последовательных компьютеров. 1-битные компьютерные инструкции оперируют данными, состоящими из одиночных битов, тогда как последовательный компьютер может работать с данными N -битной ширины, но делает это по одному биту за раз.

Серийные машины

Массивная параллель

Большинство первых машин с массовой параллельной обработкой были построены на основе отдельных последовательных процессоров, в том числе:

Смотрите также

Рекомендации

  1. ^ Уилкс, Морис Винсент (1956). Автоматические цифровые компьютеры. Methuen Publishing Ltd / John Wiley & Sons, Inc. Проверено 6 июня 2012 г. .
  2. ^ Хоу, Ричард Джеймс (2020) [27 июня 2019]. «Последовательный бит: процессор с битовым последовательным интерфейсом, написанный на VHDL, с симулятором, написанным на C». Проект Github: ЦП с последовательным интерфейсом . Архивировано из оригинала 15 июня 2022 г. Проверено 28 июня 2019 г.
  3. ^ Миллер, Раймонд Э. (1965). Теория коммутации – Том 1: Комбинационные схемы . Том. 1 (второе издание, март 1966 г., 1-е изд.). John Wiley & Sons, Inc., стр. 44–47. LCCN  65-14249.
  4. ^ От девятнадцати пятидесяти семи до наших дней (PDF) (6-е изд.). Мейнард, Массачусетс, США: Digital Equipment Corporation . 1978 [1972]. п. 7. Архивировано (PDF) из оригинала 02 марта 2022 г. Проверено 6 февраля 2021 г.(1+viii+87+3 страницы)
  5. ^ Холт, Раймонд М. (1971). В этом документе описывается архитектура ЦП и памяти для системы центрального компьютера воздушных данных (CADC), используемой в палубном истребителе Grumman/Navy F14A (PDF) . С. 5, 7. АП1-26-97. Архивировано из оригинала (PDF) 4 ноября 2017 г. Проверено 4 ноября 2017 г. […] процессор был разработан для последовательной передачи данных по всей системе. […] Блок параллельного умножителя […] с помощью параллельного алгоритма […](26 страниц)
  6. ^ Ширрифф, Кен (май 2015 г.). «Texas Instruments TMX 1795: (почти) первый, забытый микропроцессор». Архивировано из оригинала 15 июня 2022 г. Проверено 29 мая 2020 г. Даже работая побитно как последовательный компьютер, Datapoint 2200 работал значительно быстрее, чем чип 8008.
  7. ^ Уитни, Томас М. (1975). «Часть I. Базовая архитектура компьютера. / Глава 3. Введение в калькуляторы: / 3-5. Примеры систем / Hewlett Packard HP-35». В камне, Гарольд Стюарт (ред.). Введение в архитектуру компьютера. Серия компьютерных наук (1-е изд.). Science Research Associates, Inc. (SRA). стр. 118–135 [123–135]. ISBN 0-574-18405-8. LCCN  75-14016. ковчег:/13960/t8pc40t3q. Код заказа 13-4005 . Проверено 29 сентября 2023 г. п. 124: […] HP-35 — полностью последовательный компьютер. Сумматор представляет собой последовательный тип BCD […] Последовательная структура означает, что меньшая площадь интегральной схемы должна быть выделена для соединительных линий и функций управления, и возникает интересный компромисс. Побитно-последовательная архитектура по своей сути составляет одну четверть скорости побитно-параллельной последовательно-цифровой структуры […] Но базовая тактовая частота для последовательно-разрядной структуры иногда может быть увеличена, поскольку для более крупных структур может быть выделена дополнительная область. интегрированные устройства, необходимые для большей скорости. В HP-35 время выполнения наиболее сложных функций составляет менее одной секунды, а последовательная архитектура допускает увеличение сложности схемы. […] Инструкции в HP-35 передаются последовательно из активной постоянной памяти в арифметические схемы и схемы управления, а также в другие ПЗУ, если они имеются. […]
  8. ^ Смит, Эрик Л. «Брухаха» (9 августа 2023 г.). «Проблемы HP-15C CE: 1 ошибка, 2 ограничения, 3 вопроса». MoHPC — Музей калькуляторов HP . Архивировано из оригинала 10 августа 2023 г. Проверено 24 сентября 2023 г.
  9. ^ Калвер, Джон (5 сентября 2014 г.). «MasPar: массово-параллельные компьютеры - 32 ядра на кристалле». Архивировано из оригинала 15 июня 2022 г. Проверено 15 июня 2022 г.

дальнейшее чтение