В теории автоматов последовательная логика — это тип логической схемы , выход которой зависит от текущего значения ее входных сигналов и от последовательности прошлых входов, истории ввода. [1] [2] [3] [4] В отличие от комбинационной логики , выходной сигнал которой является функцией только текущего входного сигнала. То есть последовательная логика имеет состояние ( память ), а комбинационная — нет.
Последовательная логика используется для создания конечных автоматов , основного строительного блока во всех цифровых схемах. Практически все схемы практических цифровых устройств представляют собой смесь комбинационной и последовательной логики.
Знакомый пример устройства с последовательной логикой — телевизор с кнопками «вверх» и «вниз». [1] Нажатие кнопки «вверх» дает телевизору команду переключиться на следующий канал после того, который он принимает в данный момент. Если телевизор работает на канале 5, нажатие «вверх» переключает его на прием канала 6. Однако, если телевизор работает на канале 8, нажатие «вверх» переключает его на канал «9». Чтобы выбор канала работал правильно, телевизор должен знать, какой канал он принимает в данный момент, что было определено предыдущим выбором каналов. [1] Телевизор сохраняет текущий канал как часть своего состояния . Когда на него подается входной сигнал «канал вверх» или «канал вниз», последовательная логика схемы выбора канала вычисляет новый канал на основе входного сигнала и текущего канала.
Цифровые последовательные логические схемы делятся на синхронные и асинхронные . В синхронных последовательных схемах состояние устройства меняется только в дискретные моменты времени в ответ на тактовый сигнал . В асинхронных схемах состояние устройства может измениться в любой момент в ответ на изменение входных сигналов.
Почти вся последовательная логика сегодня представляет собой тактовую или синхронную логику. В синхронной схеме электронный генератор , называемый часами (или тактовым генератором ), генерирует последовательность повторяющихся импульсов, называемую тактовым сигналом , который распределяется по всем элементам памяти в схеме. Основным элементом памяти в синхронной логике является триггер . Выходной сигнал каждого триггера изменяется только при срабатывании тактового импульса, поэтому изменения логических сигналов во всей схеме начинаются одновременно, через равные промежутки времени и синхронизируются тактовым сигналом.
Выходные данные всех элементов хранения (триггеров) в схеме в любой момент времени, содержащиеся в них двоичные данные, называются состоянием схемы . Состояние синхронной схемы меняется только по тактовым импульсам. В каждом цикле следующее состояние определяется текущим состоянием и значением входных сигналов при возникновении тактового импульса.
Основным преимуществом синхронной логики является ее простота. Логическим элементам, которые выполняют операции с данными, требуется конечное количество времени, чтобы отреагировать на изменения на их входах. Это называется задержкой распространения . Интервал между тактовыми импульсами должен быть достаточно длинным, чтобы все логические элементы успели отреагировать на изменения, а их выходы «установились» на стабильные логические значения до появления следующего тактового импульса. Пока это условие соблюдается (игнорируя некоторые другие детали), схема гарантированно будет стабильной и надежной. Это определяет максимальную рабочую скорость синхронной цепи.
Синхронная логика имеет два основных недостатка:
Асинхронная ( без тактовая или самосинхронная ) последовательная логика не синхронизируется тактовым сигналом; выходы схемы изменяются непосредственно в ответ на изменения входов. Преимущество асинхронной логики заключается в том, что она может работать быстрее, чем синхронная, поскольку схеме не нужно ждать тактового сигнала для обработки входных данных. Скорость устройства потенциально ограничена только задержками распространения используемых логических элементов .
Однако асинхронную логику сложнее проектировать, и она подвержена проблемам, не встречающимся в синхронных проектах. Основная проблема заключается в том, что элементы цифровой памяти чувствительны к порядку поступления их входных сигналов; Если два сигнала поступают на триггер или защелку почти одновременно, то в какое состояние переходит схема, может зависеть от того, какой сигнал первым доберется до вентиля. Следовательно, схема может перейти в неправильное состояние в зависимости от небольших различий в задержках распространения логических элементов. Это называется состоянием гонки . Эта проблема не столь серьезна в синхронных схемах, поскольку выходные сигналы элементов памяти изменяются только при каждом тактовом импульсе. Интервал между тактовыми сигналами спроектирован так, чтобы быть достаточно длинным, чтобы позволить выходным сигналам элементов памяти «стабилизироваться», чтобы они не менялись при приходе следующего тактового сигнала. Следовательно, единственные проблемы с синхронизацией связаны с «асинхронными входами»; входы в схему от других систем, которые не синхронизированы с тактовым сигналом.
Асинхронные последовательные схемы обычно используются только в нескольких важных частях синхронных систем, где скорость имеет большое значение, например, в частях микропроцессоров и схемах цифровой обработки сигналов .
Разработка асинхронной логики использует различные математические модели и методы синхронной логики и является активной областью исследований.