stringtranslate.com

Проходная транзисторная логика

В электронике , проходная транзисторная логика (PTL) описывает несколько логических семейств , используемых при проектировании интегральных схем . Она уменьшает количество транзисторов, используемых для создания различных логических вентилей , путем устранения избыточных транзисторов. Транзисторы используются в качестве переключателей для передачи логических уровней между узлами схемы, а не как переключатели, подключенные напрямую к питающим напряжениям. [1] Это уменьшает количество активных устройств, но имеет тот недостаток, что разница напряжения между высоким и низким логическими уровнями уменьшается на каждом этапе (поскольку проходные транзисторы имеют некоторое сопротивление и не обеспечивают восстановление уровня). Каждый транзистор в серии менее насыщен на своем выходе, чем на своем входе. [2] Если несколько устройств соединены последовательно в логическом пути, может потребоваться традиционно сконструированный вентиль для восстановления напряжения сигнала до полного значения. Напротив, обычная КМОП-логика переключает транзисторы так, чтобы выход подключался к одной из шин питания (напоминая схему с открытым коллектором ), поэтому уровни логического напряжения в последовательной цепи не уменьшаются. Для обеспечения адекватной производительности может потребоваться моделирование схем.

Приложения

Ячейка КМОП SRAM с шестью транзисторами . M5 и M6 — двунаправленные проходные транзисторы.
D-защелка с 10-транзисторным КМОП- затвором , аналогичная тем, что используются в интегральных схемах CD4042 или CD74HC75.

Логика на основе проходного транзистора часто использует меньше транзисторов, работает быстрее и требует меньше энергии, чем та же функция, реализованная с теми же транзисторами в полностью комплементарной КМОП-логике. [3]

XOR имеет наихудший случай карты Карно — если реализовать его с помощью простых вентилей, он требует больше транзисторов, чем любая другая функция. Когда транзисторы были дороже, разработчики Z80 и многих других чипов были мотивированы сэкономить несколько транзисторов, реализуя XOR с помощью логики проходных транзисторов, а не простых вентилей. [4]

Основные принципы схем проходных транзисторов

Проходные МОП-транзисторы представляют собой электронные переключатели , которые включают или выключают цепь между стоком и истоком в зависимости от сигнала напряжения на затворе (например, тактового сигнала в ячейке SRAM или управляемой D-защелке ).

Поскольку проходные транзисторы не обеспечивают восстановление уровня и поскольку их токопроводящий путь имеет небольшое ненулевое сопротивление, увеличивается задержка RC для зарядки входной емкости следующего логического каскада (которая включает паразитную емкость в дополнение к емкости затвора следующего каскада) до допустимых уровней напряжения высокого или низкого логического уровня.

Для обеспечения адекватной производительности может потребоваться моделирование цепей.

Логика комплементарного проходного транзистора

Некоторые авторы используют термин «комплементарная проходная транзисторная логика» для обозначения стиля реализации логических вентилей, в котором используются передающие вентили, состоящие как из проходных транзисторов NMOS, так и из PMOS. [5]

Другие авторы используют термин «комплементарная проходная транзисторная логика» (CPL) для обозначения стиля реализации логических вентилей, где каждый вентиль состоит из сети проходных транзисторов только на основе NMOS, за которой следует выходной инвертор CMOS. [6] [7] [8]

Другие авторы используют термин «комплементарная проходная транзисторная логика» (CPL) для обозначения стиля реализации логических вентилей с использованием двухпроводного кодирования. Каждый вентиль CPL имеет два выходных провода, как положительный сигнал, так и комплементарный сигнал, что устраняет необходимость в инверторах. [9] [10] [11]

Комплементарная проходная транзисторная логика или «Дифференциальная проходная транзисторная логика» относится к семейству логики , которое разработано для определенных преимуществ. Обычно это семейство логики используется для мультиплексоров и защелок . [ требуется цитата ]

CPL использует последовательные транзисторы для выбора между возможными инвертированными выходными значениями логики, выход которой управляет инвертором . Вентили передачи КМОП состоят из n-МОП- и p-МОП-транзисторов, соединенных параллельно.

Другие формы

Существуют статические и динамические типы логики проходных транзисторов, с различными свойствами относительно скорости, мощности и работы при низком напряжении. [12] По мере снижения напряжений питания интегральных схем недостатки логики проходных транзисторов становятся более существенными; пороговое напряжение транзисторов становится большим по сравнению с напряжением питания, что серьезно ограничивает количество последовательных каскадов. Поскольку для управления проходными транзисторами часто требуются дополнительные входы, требуются дополнительные логические каскады.

Ссылки

  1. ^ Сегура, Жауме; Хокинс, Чарльз Ф. (2004). Электроника КМОП: как она работает, как она выходит из строя . Wiley-IEEE. стр. 132. ISBN 0-471-47669-2.
  2. ^ Максфилд, Клайв (2008). Бибоп в булевом буги: нетрадиционное руководство по электронике . Newnes. С. 423–6. ISBN 978-1-85617-507-4.
  3. ^ Норимицу Сако. «Патент US7171636: Логическая схема на проходном транзисторе и способ ее проектирования». «В данной области техники известно использование «логической схемы на проходном транзисторе» для уменьшения количества элементов и энергопотребления, а также для повышения скорости работы».
  4. ^ Ширрифф, Кен (2013). «Обратная разработка Z-80: кремний для двух интересных вентилей объяснен».
  5. ^ Да, Гэри К. (2012) [1998]. Практическое проектирование маломощных цифровых СБИС. Springer. стр. 197. ISBN 978-1-4615-6065-4.
  6. ^ Oklobdzija, Vojin G. (19 декабря 2017 г.). Цифровое проектирование и изготовление. CRC Press. С. 2–39. ISBN 9780849386046.
  7. ^ Яно, Куниаки; Яманака, Тошиаки Яманака; Нисида, Такеши; Сайто, Мицуо; Симохигаси, Кацухиро; Симидзу, Ацуши (1990). «КМОП-умножитель 16x16-b 3,8 нс с использованием дополнительной транзисторной логики». Журнал IEEE твердотельных схем . 25 (2): 388–395. Бибкод : 1990IJSSC..25..388Y. дои : 10.1109/4.52161.
  8. ^ Рейндерс, Неле; Дехаене, Вим (2015). Проектирование энергоэффективных цифровых схем с ультранизким напряжением . Аналоговые схемы и обработка сигналов (ACSP). Springer Switzerland. doi : 10.1007/978-3-319-16136-5. ISBN 978-3-319-16135-8. ISSN  1872-082X. LCCN  2015935431.
  9. ^ Чен, Вай-Кай, ред. (2003). Logic Design. CRC Press. стр. 15–7. ISBN 978-0-203-01015-0. OCLC  1029500642.
  10. ^ Oklobdzija, Vojin G., ред. (2001). Справочник по компьютерной инженерии. Taylor & Francis. стр. 2-23–2-24. ISBN 978-0-8493-0885-7.
  11. ^ Пал, Аджит (2014). "5.2.3 Семейства логики на транзисторах с проходом". Маломощные схемы и системы СБИС. Springer. С. 109–110. ISBN 978-81-322-1937-8.
  12. ^ Леондес, Корнелиус Т. (1995). Системы цифровой обработки сигналов: методы реализации . Elsevier. стр. 2. ISBN 0-12-012768-7.

Дальнейшее чтение