z14 — это микропроцессор , разработанный IBM для своих мэйнфреймовых компьютеров z14 , анонсированный 17 июля 2017 года. [2] [4] Произведен на заводе GlobalFoundries в Ист-Фишкилле, штат Нью-Йорк . [1] IBM заявила, что это самый быстрый в мире микропроцессор с тактовой частотой 5,2 ГГц, [2] с 10%-ным увеличением производительности на ядро и 30% для всего чипа по сравнению с его предшественником z13 . [5]
Микросхема процессорного блока (чип PU) имеет площадь 696 мм 2 (25,3 × 27,5 мм) и состоит из 6,1 миллиарда транзисторов . [3] Она изготовлена с использованием 14-нм процесса изготовления кремния на изоляторе FinFET от GlobalFoundries , с использованием 17 слоев металла и поддержкой скорости 5,2 ГГц , что выше, чем у ее предшественника z13. [3] Микросхема PU имеет 10 ядер, но может иметь 7–10 ядер (или «процессорных блоков» на языке IBM) в зависимости от конфигурации. Ядра z14 поддерживают двустороннюю одновременную многопоточность для большего количества приложений, чем было доступно ранее.
Чип PU упакован в однокристальный модуль, который такой же, как и его предшественник, но отличается от предыдущих конструкций, которые монтировались на больших многокристальных модулях . Компьютерный ящик состоит из шести чипов PU и одного чипа контроллера хранения (SC), содержащего кэш L4. [3]
Ядра реализуют CISC z/Architecture с суперскалярным внеочередным конвейером . Новым в z14 является криптографический сопроцессор , называемый CPACF, присоединенный к каждому ядру, используемый для генерации случайных чисел , хеширования , шифрования , дешифрования и сжатия. Дополнительные усовершенствования включают оптимизацию конвейера ядра, удвоение кэшей на кристалле, лучшее предсказание ветвлений , новый десятичный арифметический движок SIMD, разработанный для ускорения кода COBOL и PL/I , «защищенное хранилище», которое помогает приложениям Java во время сборки мусора , и другие усовершенствования, которые повышают производительность ядер по сравнению с предшественниками. [3]
Конвейер инструкций имеет очередь инструкций, которая может извлекать 6 инструкций за цикл; и выдавать до 10 инструкций за цикл. Каждое ядро имеет частный кэш инструкций L1 объемом 128 КБ , частный кэш данных L1 объемом 128 КБ, частный кэш инструкций L2 объемом 2 МБ и частный кэш данных L2 объемом 4 МБ. Кроме того, имеется общий кэш L3 объемом 128 МБ, реализованный в eDRAM . [3]
Чип z14 имеет встроенный многоканальный контроллер памяти DDR4 RAM , поддерживающий конфигурацию RAID для восстановления после сбоев памяти. Z14 также включает две шины GX , а также два новых контроллера PCIe Gen 3 для доступа к адаптерам каналов хоста и периферийным устройствам. [3] Чипы PU имеют три шины X для связи с тремя соседними чипами PU и чипом SC.
Вычислительный блок состоит из двух кластеров. Каждый кластер состоит из двух или трех чипов PU. Два кластера совместно используют один чип контроллера хранения (чип SC). Несмотря на то, что каждый чип PU имеет 128 МБ кэша L3, совместно используемого 10 ядрами и другими встроенными функциями, чип SC добавляет 672 МБ кэша eDRAM L4 вне кристалла , совместно используемого шестью чипами PU в блоке. Чипы SC также управляют связью между наборами из трех PU в блоке, а также связью между блоками с помощью A-Bus. Чип SC производится по тому же 14-нм техпроцессу, что и чипы z14 PU, имеет 17 металлических слоев, имеет аналогичные размеры 25,3 × 27,5 мм (696 мм 2 ), но состоит из 9,7 миллиардов транзисторов из-за объема памяти L4 и работает на половине тактовой частоты чипа PU. [3]
{{cite web}}: CS1 maint: неподходящий URL ( ссылка )