stringtranslate.com

Ячейка памяти (вычислительная)

Схема кремниевой реализации шеститранзисторной ячейки памяти SRAM.

Ячейка памяти является фундаментальным строительным блоком компьютерной памяти . Ячейка памяти представляет собой электронную схему , в которой хранится один бит двоичной информации, и ее необходимо настроить на сохранение логической 1 ( уровень высокого напряжения ) и сбросить на сохранение логического 0 (уровень низкого напряжения). Его значение сохраняется/сохраняется до тех пор, пока оно не будет изменено процессом установки/сброса. Доступ к значению в ячейке памяти можно получить, прочитав его.

За всю историю вычислений использовались различные архитектуры ячеек памяти, включая базовую память и пузырьковую память . Сегодня [ по состоянию? ] , наиболее распространенной архитектурой ячеек памяти является МОП-память , которая состоит из ячеек памяти металл-оксид-полупроводник (МОП). Современная память с произвольным доступом (ОЗУ) использует полевые МОП-транзисторы (МОП-транзисторы) в качестве триггеров, а также МОП-конденсаторы для определенных типов оперативной памяти.

Ячейка памяти SRAM ( статическое ОЗУ ) представляет собой тип триггерной схемы, обычно реализуемой с использованием МОП-транзисторов. Им требуется очень малое энергопотребление для сохранения сохраненного значения, когда к нему не осуществляется доступ. Второй тип, DRAM ( динамическое ОЗУ ), основан на МОП-конденсаторах. Зарядка и разрядка конденсатора может сохранять в ячейке «1» или «0». Однако заряд этого конденсатора будет медленно утекать, и его необходимо периодически обновлять. Из-за этого процесса обновления DRAM потребляет больше энергии. Однако DRAM может обеспечить большую плотность хранения.

С другой стороны, большая часть энергонезависимой памяти (NVM) основана на архитектуре ячеек памяти с плавающим затвором . В технологиях энергонезависимой памяти, включая EPROM , EEPROM и флэш-память , используются ячейки памяти с плавающим затвором, которые основаны на транзисторах MOSFET с плавающим затвором .

Описание

Ячейка памяти является фундаментальным строительным блоком памяти. Его можно реализовать с помощью различных технологий, таких как биполярные , МОП и другие полупроводниковые устройства . Он также может быть изготовлен из магнитного материала, такого как ферритовые сердечники или магнитные пузырьки. [1] Независимо от используемой технологии реализации, назначение ячейки двоичной памяти всегда одно и то же. Он хранит один бит двоичной информации, доступ к которому можно получить, прочитав ячейку, и его необходимо настроить для хранения 1 и сбросить для хранения 0. [2]

Значение

Квадратный массив считываемых ячеек памяти DRAM

Логические схемы без ячеек памяти называются комбинационными , что означает, что выходной сигнал зависит только от текущего входного сигнала. Но память является ключевым элементом цифровых систем . В компьютерах он позволяет хранить как программы, так и данные, а ячейки памяти также используются для временного хранения выходных данных комбинационных схем, которые впоследствии будут использоваться цифровыми системами. Логические схемы, использующие ячейки памяти, называются последовательными схемами , что означает, что выходной сигнал зависит не только от текущего входного сигнала, но и от истории прошлых входных данных. Эта зависимость от истории прошлых входных данных делает эти схемы сохраняющими состояние , и именно ячейки памяти сохраняют это состояние. Для работы этих схем требуется генератор синхронизации или часы. [3]

Компьютерная память, используемая в большинстве современных компьютерных систем , построена в основном из ячеек DRAM; поскольку макет намного меньше, чем SRAM, его можно упаковать более плотно, что приведет к более дешевой памяти с большей емкостью. Поскольку ячейка памяти DRAM хранит свое значение в виде заряда конденсатора и возникают проблемы с утечкой тока, ее значение необходимо постоянно перезаписывать. Это одна из причин, по которой ячейки DRAM работают медленнее, чем более крупные ячейки SRAM (статическое ОЗУ), значение которых всегда доступно. Именно по этой причине память SRAM используется для встроенного кэша , входящего в состав современных микропроцессоров . [4]

История

Плоскость основной памяти 32x32, в которой хранится 1024 бита данных. 

11 декабря 1946 года Фредди Уильямс подал заявку на патент на свое запоминающее устройство электронно-лучевой трубки (ЭЛТ) ( трубка Вильямса ) со 128 40- битными словами. Он был введен в эксплуатацию в 1947 году и считается первой практической реализацией оперативной памяти (ОЗУ). [5] В том же году Фредерик Вие подал первые патентные заявки на память на магнитных сердечниках . [6] [7] Практическая память на магнитном сердечнике была разработана Ан Ваном в 1948 году и улучшена Джеем Форрестером и Яном А. Райчманом в начале 1950-х годов, прежде чем она была коммерциализирована с компьютером Whirlwind в 1953 году. [8] Кен Олсен также способствовал его развитию. [9]

Полупроводниковая память началась в начале 1960-х годов с биполярных ячеек памяти, сделанных из биполярных транзисторов . Хотя это улучшило производительность, оно не могло конкурировать с более дешевой памятью на магнитном сердечнике. [10]

МОП-ячейки памяти

Intel 1103 — микросхема динамической оперативной памяти (DRAM ) металл-оксид-полупроводник (MOS ) , выпущенная в 1970 году .

Изобретение МОП-транзистора (полевой транзистор металл-оксид-полупроводник), также известного как МОП-транзистор, Мохамедом М. Аталлой и Давоном Кангом в Bell Labs в 1959 году [11] позволило практическое использование металлооксидного транзистора. полупроводниковые (МОП) транзисторы в качестве запоминающих элементов ячеек памяти - функция, ранее выполнявшаяся магнитными сердечниками . [12] Первые современные ячейки памяти были представлены в 1964 году, когда Джон Шмидт разработал первую 64-битную p-канальную МОП-память ( PMOS ) со статической оперативной памятью (SRAM). [13] [14]

SRAM обычно имеет ячейки с шестью транзисторами , тогда как DRAM (динамическое запоминающее устройство с произвольным доступом) обычно имеет ячейки с одним транзистором. [15] [13] В 1965 году электронный калькулятор Toscal BC-1411 компании Toshiba использовал форму емкостной биполярной DRAM, хранящей 180-битные данные в дискретных ячейках памяти, состоящих из германиевых биполярных транзисторов и конденсаторов. [16] [17] Технология MOS является основой современной DRAM. В 1966 году Роберт Х. Деннард из Исследовательского центра IBM Томаса Дж. Уотсона работал над MOS-памятью. Изучая характеристики МОП-технологии, он обнаружил, что она способна создавать конденсаторы , и что сохранение заряда или отсутствия заряда на МОП-конденсаторе может представлять собой 1 и 0 бита, в то время как МОП-транзистор может контролировать запись заряда в конденсатор. Это привело к разработке однотранзисторной ячейки памяти DRAM. [18] В 1967 году Деннард подал патент на однотранзисторную ячейку памяти DRAM, основанную на технологии МОП. [19]

Первая коммерческая биполярная 64-битная SRAM была выпущена Intel в 1969 году с 3101 Schottky TTL . Год спустя компания выпустила первую интегральную микросхему DRAM — Intel 1103 , основанную на технологии MOS. К 1972 году она побила предыдущие рекорды продаж полупроводниковой памяти . [20] Чипы DRAM в начале 1970-х годов имели трехтранзисторные ячейки, прежде чем с середины 1970-х годов однотранзисторные ячейки стали стандартными. [15] [13]

Память CMOS была коммерциализирована компанией RCA , которая выпустила 288-битный чип памяти CMOS SRAM в 1968 году. [21] Память CMOS изначально была медленнее, чем память NMOS , которая более широко использовалась компьютерами в 1970-х годах. [22] В 1978 году компания Hitachi представила двухъянечный процесс CMOS со своим  чипом памяти HM6147 (4 КБ SRAM), изготовленным по 3-мкм техпроцессу . Чип HM6147 смог сравниться по производительности с самым быстрым чипом памяти NMOS того времени, при этом HM6147 потреблял значительно меньше энергии. Обладая сопоставимой производительностью и гораздо меньшим энергопотреблением, двухъямочный процесс КМОП в конечном итоге обогнал NMOS как наиболее распространенный процесс производства полупроводников для компьютерной памяти в 1980-х годах. [22]

Двумя наиболее распространенными типами ячеек памяти DRAM с 1980-х годов были ячейки с траншейными конденсаторами и ячейки с многослойными конденсаторами. [23] Ячейки траншейных конденсаторов представляют собой отверстия (траншеи) в кремниевой подложке, боковые стенки которых используются в качестве ячейки памяти, тогда как ячейки многослойных конденсаторов представляют собой самую раннюю форму трехмерной памяти (3D-памяти), где Ячейки памяти расположены вертикально в трехмерной ячеистой структуре. [24] Оба дебютировали в 1984 году, когда Hitachi представила память на основе траншейных конденсаторов, а Fujitsu представила память на многослойных конденсаторах. [23]

МОП-ячейки памяти с плавающим затвором

МОП -транзистор с плавающим затвором (FGMOS) был изобретен Давоном Кангом и Саймоном Се в Bell Labs в 1967 году. [25] Они предложили концепцию ячеек памяти с плавающим затвором, использующих транзисторы FGMOS, которые можно было использовать для создания перепрограммируемого ПЗУ (читай: -только память). [26] Ячейки памяти с плавающим затвором позже стали основой для технологий энергонезависимой памяти (NVM), включая EPROM (стираемое программируемое ПЗУ), EEPROM (электрически стираемое программируемое ПЗУ) и флэш-память . [27]

Флэш-память была изобретена Фудзио Масуокой в ​​Toshiba в 1980 году. [28] [29] Масуока и его коллеги представили изобретение флэш-памяти NOR в 1984 году, [30] , а затем флэш-памяти NAND в 1987 году. [31] Многоуровневая ячейка (MLC) ) флэш-память была представлена ​​компанией NEC , которая продемонстрировала четырехуровневые ячейки во флэш-чипе емкостью 64 МБ , хранящие 2 бита на ячейку в 1996 году . CTP), впервые анонсированная компанией Toshiba в 2007 году [32] и впервые серийно произведенная компанией Samsung Electronics в 2013 году. [33] [34] 

Выполнение

На следующих схемах подробно описаны три наиболее часто используемые реализации ячеек памяти:

Операция

Ячейка памяти DRAM

Кристалл MT4C1024 (1994 г.), объединяющий одномебибитные ячейки памяти DRAM .

Хранилище

Элементом хранения ячейки памяти DRAM является конденсатор , обозначенный (4) на схеме выше. Заряд, накопленный в конденсаторе, со временем ухудшается, поэтому его значение необходимо периодически обновлять (считывать и перезаписывать). NMOS - транзистор (3) действует как затвор, позволяющий читать или писать в открытом состоянии или сохранять в закрытом. [35]

Чтение

Для чтения строки слова (2) подается логическая 1 (высокое напряжение) на затвор nMOS- транзистора (3), что делает его проводящим, и заряд, накопленный в конденсаторе (4), затем переносится на битовую линию (1). . Битовая линия будет иметь паразитную емкость (5), которая будет сливать часть заряда и замедлять процесс чтения. Емкость разрядной линии будет определять необходимый размер накопительного конденсатора (4). Это компромисс. Если накопительный конденсатор слишком мал, напряжению битовой линии потребуется слишком много времени, чтобы подняться или даже не подняться выше порога, необходимого усилителям в конце битовой линии. Поскольку процесс чтения ухудшает заряд накопительного конденсатора (4), его значение перезаписывается после каждого чтения. [36]

Письмо

Процесс записи самый простой, в битовую линию забивается нужное значение логическая 1 (высокое напряжение) или логическое 0 (низкое напряжение). Словесная линия активирует nMOS- транзистор (3), соединяя его с накопительным конденсатором (4). Единственная проблема — держать его открытым достаточно времени, чтобы убедиться, что конденсатор полностью заряжен или разряжен, прежде чем выключать nMOS-транзистор (3). [36]

Ячейка памяти SRAM

Ячейка памяти SRAM, изображающая инверторный контур в виде вентилей
Анимированная защелка SR. Черный и белый означают логические «1» и «0» соответственно.
(A) S = 1, R = 0: установить
(B) S = 0, R = 0: удерживать
(C) S = 0, R = 1: сброс
(D) S = 1, R = 1: не разрешено
Переход переход от ограниченной комбинации (D) к (A) приводит к неустойчивому состоянию.

Хранилище

Принцип работы ячейки памяти SRAM будет легче понять, если транзисторы с M1 по M4 будут изображены как логические элементы . Таким образом, становится ясно, что в основе аккумуляторной батареи лежат два инвертора с перекрестной связью . Этот простой цикл создает бистабильную схему. Логическая 1 на входе первого инвертора превращается в 0 на его выходе и подается на второй инвертор, который преобразует этот логический 0 обратно в логическую 1, возвращая то же значение на вход первого инвертора. Это создает стабильное состояние, которое не меняется со временем. Аналогично, другое стабильное состояние схемы — наличие логического 0 на входе первого инвертора. После двукратного инвертирования он также будет возвращать то же значение. [37]
Следовательно, существует только два устойчивых состояния, в которых может находиться схема:
  • = 0 и   = 1
  • = 1 и   = 0

Чтение

Для чтения содержимого ячейки памяти, хранящейся в шлейфе, необходимо включить транзисторы М5 и М6. когда они получают напряжение на свои затворы от словной линии ( ), они становятся проводящими, и поэтому значения и    передаются в битовую линию ( ) и в ее дополнение ( ). [37] Наконец, эти значения усиливаются в конце битовых строк. [37]

Письмо

Процесс записи аналогичен, разница в том, что теперь в битовую строку ( ) забивается новое значение, которое будет храниться в ячейке памяти ( ), а инвертированное — в ее дополнение ( ). Следующие транзисторы M5 и M6 открываются путем подачи логической 1 (высокое напряжение) в словную шину ( ). Это эффективно подключает битовые линии к стабильному контуру инвертора. Возможны два случая:
  1. Если значение цикла такое же, как и новое заданное значение, изменений нет;
  2. если значение контура отличается от нового управляемого значения, есть два конфликтующих значения, чтобы напряжение в битовых линиях перезаписывало выход инверторов, размер транзисторов M5 и M6 должен быть больше, чем у Транзисторы М1-М4. Это позволяет большему току протекать через первые и, следовательно, наклоняет напряжение в направлении нового значения. В какой-то момент контур усилит это промежуточное значение до полной шины. [37]

Резкий поворот

Триггер имеет множество различных реализаций, его запоминающим элементом обычно является защелка, состоящая из вентильного контура И-НЕ или вентильного контура НЕ-ИЛИ с дополнительными вентилями , используемыми для реализации тактирования. Его значение всегда доступно для чтения в качестве вывода. Значение сохраняется до тех пор, пока оно не будет изменено в процессе установки или сброса. Триггеры обычно реализуются с использованием МОП-транзисторов .

Плавающие ворота

Ячейка флэш-памяти

Ячейки памяти с плавающим затвором , основанные на МОП-транзисторах с плавающим затвором , используются для большинства технологий энергонезависимой памяти (NVM), включая EPROM , EEPROM и флэш-память . [27] По мнению Р. Беза и А. Пировано:

Ячейка памяти с плавающим затвором представляет собой, по сути, МОП- транзистор с затвором, полностью окруженным диэлектриками (рис. 1.2), плавающим затвором (FG) и электрически управляемым управляющим затвором с емкостной связью (CG). Будучи электрически изолированным, FG действует как накопительный электрод для клеточного устройства. Заряд, введенный в FG, сохраняется там, что позволяет модулировать «кажущееся» пороговое напряжение (т. е. VT, видимое со стороны CG) ячейкового транзистора. [27]

Смотрите также

Рекомендации

  1. ^ Д. Тан, Денни; Ли, Юань-Джен (2010). Магнитная память: Основы и технология. Издательство Кембриджского университета . п. 91. ИСБН 978-1139484497. Проверено 13 декабря 2015 г.
  2. ^ Флетчер, Уильям (1980). Инженерный подход к цифровому дизайну . Прентис-Холл. п. 283. ИСБН 0-13-277699-5.
  3. ^ Микроэлектронные схемы (Второе изд.). Холт, Райнхарт и Winston, Inc., 1987. с. 883. ИСБН 0-03-007328-6.
  4. ^ «Технический вопрос: кэш, как он работает?». PC World Fr (на французском языке). Архивировано из оригинала 30 марта 2014 года.
  5. ^ О'Реган, Джерард (2013). Гиганты вычислительной техники: сборник избранных пионеров. Спрингер . п. 267. ИСБН 978-1447153405. Проверено 13 декабря 2015 г.
  6. ^ Рейли, Эдвин Д. (2003). Вехи развития информатики и информационных технологий . Издательская группа Гринвуд. п. 164. ИСБН 9781573565219.
  7. ^ В. Пью, Эмерсон; Р. Джонсон, Лайл; Х. Палмер, Джон (1991). Системы IBM 360 и ранние версии 370 . МТИ Пресс . п. 706. ИСБН 0262161230. Проверено 9 декабря 2015 г.
  8. ^ «1953: Компьютер Whirlwind дебютирует с основной памятью» . Музей истории компьютеров . Проверено 2 августа 2019 г.
  9. ↑ Тейлор, Алан (18 июня 1979 г.). Computerworld: Массачусетс стал компьютерной столицей. ИДГ Предприятие. п. 25.
  10. ^ «1966: Полупроводниковые ОЗУ удовлетворяют потребности в высокоскоростных хранилищах» . Музей истории компьютеров . Проверено 19 июня 2019 г.
  11. ^ «1960 - Демонстрация металлооксидно-полупроводникового (МОП) транзистора» . Кремниевый двигатель . Музей компьютерной истории .
  12. ^ «Транзисторы - обзор» . НаукаДирект . Проверено 8 августа 2019 г.
  13. ^ abc «1970: Полупроводники конкурируют с магнитными сердечниками». Музей компьютерной истории . Проверено 19 июня 2019 г.
  14. ^ Твердотельный дизайн - том. 6. Дом Горизонт. 1965.
  15. ^ ab «Конец 1960-х: Начало МОП-памяти» (PDF) . Музей истории полупроводников Японии . 23 января 2019 года . Проверено 27 июня 2019 г.
  16. ^ "Технические характеристики Toshiba "TOSCAL" BC-1411" . Интернет-музей старого калькулятора . Архивировано из оригинала 3 июля 2017 года . Проверено 8 мая 2018 г.
  17. ^ "Настольный калькулятор Toshiba "Toscal" BC-1411" . Архивировано из оригинала 20 мая 2007 года.
  18. ^ "ДРАМ". IBM100 . ИБМ . 9 августа 2017 года . Проверено 20 сентября 2019 г.
  19. ^ "Роберт Деннард". Британская энциклопедия . Проверено 8 июля 2019 г.
  20. ^ Кент, Аллен; Уильямс, Джеймс Г. (6 января 1992 г.). Энциклопедия микрокомпьютеров: том 9 - Язык программирования иконок для систем, основанных на знаниях: методы APL. ЦРК Пресс. п. 131. ИСБН 9780824727086.
  21. ^ «1963: изобретена дополнительная конфигурация схемы МОП» . Музей компьютерной истории . Проверено 6 июля 2019 г.
  22. ^ ab «1978: Быстрая CMOS SRAM с двумя лунками (Hitachi)» (PDF) . Музей истории полупроводников Японии . Архивировано (PDF) из оригинала 5 июля 2019 года . Проверено 5 июля 2019 г.
  23. ^ азбука «Память». Полупроводниковые технологии онлайн (STOL) . Проверено 25 июня 2019 г.
  24. ^ «1980-е: емкость DRAM увеличивается, переход на CMOS развивается, и Япония доминирует на рынке» (PDF) . Музей истории полупроводников Японии . Проверено 19 июля 2019 г.
  25. ^ Канг, Д.; Сзе, С.М. (1967). «Плавающий затвор и его применение в устройствах памяти». Технический журнал Bell System . 46 (6): 1288–95. doi :10.1002/j.1538-7305.1967.tb01738.x.
  26. ^ «1971: Представлено многоразовое полупроводниковое ПЗУ» . Музей компьютерной истории . Проверено 19 июня 2019 г.
  27. ^ abc Без, Р.; Пировано, А. (2019). Достижения в области энергонезависимой памяти и технологий хранения данных . Издательство Вудхед . ISBN 9780081025857.
  28. ↑ Фулфорд, Бенджамин (24 июня 2002 г.). "Невоспетый герой". Форбс . Архивировано из оригинала 3 марта 2008 года . Проверено 18 марта 2008 г.
  29. ^ США 4531203  Фудзио Масуока
  30. ^ «Toshiba: изобретатель флэш-памяти» . Тошиба . Архивировано из оригинала 20 июня 2019 года . Проверено 20 июня 2019 г.
  31. ^ Масуока, Ф.; Момодоми, М.; Ивата, Ю.; Широта, Р. (1987). «Новая СППЗУ сверхвысокой плотности и флэш-ЭСППЗУ с ячейкой структуры NAND». Встреча электронных устройств, Международная конференция 1987 г. IEDM 1987. IEEE . doi :10.1109/IEDM.1987.191485.
  32. ^ «Toshiba объявляет о новой технологии флэш-памяти «3D» NAND» . Engadget . 12 июня 2007 года . Проверено 10 июля 2019 г.
  33. ^ «Samsung представляет первый в мире твердотельный накопитель на базе 3D V-NAND для корпоративных приложений» . Глобальный сайт полупроводников Samsung . Архивировано из оригинала 15 апреля 2021 года.
  34. ^ Кларк, Питер (2013). «Samsung подтверждает наличие 24 слоев в 3D NAND». ЭЭ Таймс .
  35. ^ Джейкоб, Брюс; Нг, Спенсер; Ван, Дэвид (28 июля 2010 г.). Системы памяти: Кэш, DRAM, диск. Морган Кауфманн. п. 355. ИСБН 9780080553849.
  36. ^ Аб Сиддики, Музаффер А. (19 декабря 2012 г.). Динамическая оперативная память: технологические достижения. ЦРК Пресс. п. 10. ISBN 9781439893739.
  37. ^ abcd Ли, Хай ; Чен, Иран (19 апреля 2016 г.). Конструкция энергонезависимой памяти: магнитная, резистивная и фазовая. ЦРК Пресс. стр. 6, 7. ISBN 9781439807460.