Zero ASIC Corporation , ранее Adapteva, Inc. — это компания без собственных производственных мощностей , занимающаяся разработкой многоядерных микропроцессоров с низким энергопотреблением . Компания стала второй компанией, объявившей о разработке с 1000 специализированных процессорных ядер на одной интегральной схеме . [1] [2]
Adapteva была основана в 2008 году с целью обеспечить десятикратный рост производительности с плавающей точкой на ватт для рынка мобильных устройств. Продукты основаны на многоядерной архитектуре Epiphany с множественными инструкциями и множественными данными (MIMD) и проекте Parallella Kickstarter, продвигающем «суперкомпьютер для всех» в сентябре 2012 года. Название компании представляет собой комбинацию «адаптировать» и еврейского слова «Teva», означающего природу.
Adapteva была основана в марте 2008 года Андреасом Олофссоном. Компания была основана с целью обеспечить 10-кратный прогресс в энергоэффективности обработки с плавающей точкой для рынка мобильных устройств . В мае 2009 года Олофссон разработал прототип нового типа массивно-параллельной многоядерной компьютерной архитектуры . Первоначальный прототип был реализован на 65 нм и имел 16 независимых ядер микропроцессора. Первоначальные прототипы позволили Adapteva получить 1,5 миллиона долларов США в виде финансирования серии A от BittWare, компании из Конкорда, штат Нью-Гемпшир , в октябре 2009 года. [3]
Первые образцы коммерческого чипа Adapteva начали поставляться клиентам в начале мая 2011 года, и вскоре после этого компания объявила о возможности размещения до 4096 ядер на одном чипе.
Epiphany III был анонсирован в октябре 2011 года с использованием производственных процессов 28 нм и 65 нм.
Основное семейство продуктов Adapteva — масштабируемая многоядерная архитектура MIMD Epiphany . Архитектура Epiphany может вмещать чипы с 4096 микропроцессорами RISC с неупорядоченным выполнением , все из которых совместно используют одно 32-битное плоское пространство памяти. Каждый процессор RISC в архитектуре Epiphany является суперскалярным с 64×32-битным унифицированным файлом регистров (целочисленным или одинарной точности ), работающим на частоте до 1 ГГц и способным выполнять 2 GFLOPS (одинарной точности). Процессоры RISC Epiphany используют архитектуру набора инструкций (ISA), оптимизированную для чисел с плавающей точкой одинарной точности , [4] , но программируются на высокоуровневом ANSI C с использованием стандартной цепочки инструментов GNU-GCC . Каждый процессор RISC (в текущих реализациях; не фиксировано в архитектуре) имеет 32 КБ локальной памяти. Код (возможно, дублируемый в каждом ядре) и стековое пространство должны находиться в этой локальной памяти ; в дополнение (большинство) временных данных должны помещаться там для полной скорости. Данные также могут быть использованы из локальной памяти других ядер процессора с потерей скорости или из ОЗУ вне чипа с гораздо большим штрафом скорости.
Архитектура памяти не использует явной иерархии аппаратных кэшей , подобно процессору Sony/Toshiba/IBM Cell , но с дополнительным преимуществом поддержки загрузок и хранилищ вне чипа и между ядрами (что упрощает портирование программного обеспечения на архитектуру). Это аппаратная реализация разделенного глобального адресного пространства . [ требуется цитата ]
Это устранило необходимость в сложном оборудовании для обеспечения когерентности кэша , которое накладывает практический предел на количество ядер в традиционной многоядерной системе . Конструкция позволяет программисту использовать большее предвидение независимых шаблонов доступа к данным, чтобы избежать затрат времени выполнения на выяснение этого. Все процессорные узлы соединены через сеть на чипе , что обеспечивает эффективную передачу сообщений. [5]
Архитектура рассчитана на практически неограниченное масштабирование: четыре электронных канала позволяют объединять несколько чипов в топологию сетки, что позволяет создавать системы с тысячами ядер.
19 августа 2012 года Adapteva опубликовала некоторые спецификации и информацию о многоядерных сопроцессорах Epiphany. [6]
В сентябре 2012 года 16-ядерная версия Epiphany-III (E16G301) была произведена с использованием 65 нм [9] ( чип площадью 11,5 мм2, частотой 500 МГц [ 10] ), а инженерные образцы 64-ядерной Epiphany-IV (E64G401) были произведены с использованием 28-нм процесса GlobalFoundries (800 МГц) [11] .
Основные рынки для многоядерной архитектуры Epiphany включают:
В сентябре 2012 года Adapteva запустила проект Parallella на Kickstarter , который позиционировался как « Суперкомпьютер для всех ». Справочные руководства по архитектуре платформы были опубликованы в рамках кампании по привлечению внимания к проекту. [12] Цель финансирования в размере 750 000 долларов США была достигнута за месяц, при этом минимальный взнос в размере 99 долларов США давал право спонсорам получить одно устройство; хотя первоначальный срок был установлен на май 2013 года, первые одноплатные компьютеры с 16-ядерным чипом Epiphany были окончательно отправлены в декабре 2013 года. [13]
Планируется, что размер платы составит 86 мм × 53 мм (3,4 дюйма × 2,1 дюйма). [14] [15] [16]
Кампания Kickstarter собрала 898 921 доллар США. [17] [18] Цель собрать 3 миллиона долларов США не увенчалась успехом, поэтому 64-ядерная версия Parallella не будет производиться массово. [19] Пользователи Kickstarter, пожертвовавшие более 750 долларов США, получат вариант «parallella-64» с 64-ядерным сопроцессором (созданным на основе первоначального прототипа с выходом 50 чипов на пластину). [20]
К 2016 году фирма выпустила 1024-ядерный 64-битный вариант своей архитектуры Epiphany, который отличался: большими локальными хранилищами (64 КБ), 64-битной адресацией, арифметикой с плавающей точкой двойной точности или SIMD одинарной точности и 64-битными целочисленными инструкциями, реализованными в узле 16 нм процесса. [21] Эта конструкция включала усовершенствования набора инструкций, направленные на приложения глубокого обучения и криптографии . В июле 2017 года основатель Adapteva стал менеджером программы DARPA MTO [22] и объявил, что Epiphany V «маловероятно» станет доступным в качестве коммерческого продукта. [23]
16-ядерный Parallella достигает примерно 5,0 ГФЛОПС/Вт, а 64-ядерный Epiphany-IV, изготовленный по 28 нм, оценивается в 50 ГФЛОПС/Вт (одинарная точность), [24] а 32-платная система на их основе достигает 15 ГФЛОПС/Вт. [25] Для сравнения, топовые графические процессоры AMD и Nvidia достигли 10 ГФЛОПС/Вт для одинарной точности в период 2009–2011 гг. [26]